2001年版 国際半導体技術ロードマップ

INTERNATIONAL TECHNOLOGY ROADMAP FOR SEMICONDUCTORS
2001 EDITION

共 催：

欧州電子部品工業会（EECA, European Electronic Component Manufacturers Association）

(社)電子情報技術産業協会（JEITA, Japan Electronics and Information Technology Industries Association）

韓国半導体産業協会（KSIA, Korea Semiconductor Industry Association）

台湾半導体産業協会（TSIA, Taiwan Semiconductor Industry Association）

米国半導体工業会（SIA, Semiconductor Industry Association）

原文（英文）著作権： 米国半導体工業会（SIA）

日本語版翻訳：(社)電子情報技術産業協会 半導体技術ロードマップ専門委員会

版權についてのご注意

Original (English version) Copyright © 2001 Semiconductor Industry Association

All rights reserved

ITRS • 2706 Montopolis Drive • Austin, Texas 78741 • 512.356.7687 • <http://public.itrs.net>

Japanese translation by the JEITA, Japan Electronics and Information Technology Industries Association under the license of the Semiconductor Industry Association

原文(英語版)から引用する場合： 2001 ITRS page XX, Figure(Table) YY

この和訳から引用する場合： 2001 ITRS JEITA 和訳 XX 頁, 図(表)YY

と明記してください。

問合せ先：JEITA電子デバイス部(03-3518-6430、<http://strj-jeita.elisasp.net/strj/index.htm>)

謝 辞 —2001 ITRS

国際ロードマップ委員会 (IRC) 欧州—Wolfgang Arden, Joop Bruines, Gerhard Göltz, Fred van Roosmalen. 日本—福島敏高, 河村誠一郎, 増原利明, 吉見 信. 韓国—Andy Chung, J. T. Moon, Hee-Koo Yoon. 台湾—Kwan-Yi Chiu, Chenming Hu, Genda Hu, David Lee, C. Y. Lu, Chung Wang, Ping Yang. 米国—Bob Doering, Paolo Gargini, Juri Matisoo

技術ワーキンググループ(TWG)の主要貢献者

ORTC (*Overall Roadmap Technology Characteristics, including the Chip-Size/Technology Node Study Group*): Joseph Adam, Alan Allan, John Canning, Christopher Case, Chi-Shih Chang, William Chen, Walter Class, Bob Doering, Don Edenfeld, Denis Fandel, Milt Godwin, Randy Goodall, David Jensen, Bill Joyner, Andrew B. Kahng, Seiichiro Kawamura, Harry Levinson, Christopher Long, Ryan Schmidt, Tim Stanley, Dennis Sylvester, Walt Trybula, Peter Zietzoff

設計: Rob Aitken, Lawrence Arledge, Peter Bannon, Ralf Brederlow, Randy Bryant, L. Richard Carley, George Doerre, Stephane Donnay, Kwang-Ting Cheng, John Cohn, Donald Cottrell, John Darringer, Jeff Davis, Alfred E. Dunlop, 藤井隆志, W. Dale Edwards, 古井芳春, 古市慎治, 浜田英幸, Justin E. Harlow III, 樋渡 有, Mark Horowitz, Alan J. Hu, 伊藤則之, William Joyner, 門脇智彦, Andrew B. Kahng, 柿本 勝, Kevin Kolwicz, Grant Martin, Joseph Morrell, 小野信任, 小野眞司, Jeff Parkhurst, Carl Pixley, Michael J. Rodgers, Resve Saleh, Josef Sauerer, Prashant Saxena, Patrick Schaumont, Herman Schmit, 染谷 務, Dennis Sylvester, 田胡治之, 田口浩文, 内山邦男, 上村卓三, Maarten Vertregt, Ted Vucurevich, Piet Wambacq, Werner Weber, 山田明宏, 山口聖司, 山本一郎, 山内貴之

テスト: Rob Aitken, Richard Antley, Mark Barber, Roger Barth, Jay Bedsole, Phil Burlison, Yi Cai, Don Edenfeld, Kouichi Eguchi, Rudy Garcia, Anne Gattiker, Atul Goel, John Johnson, Bernd Koemann, Pierre Marilleau, John Matthais, Peter Maxwell, Peter Muhmenthaler, Suresh Nadig, Phil Nigh, 太田光保, Pete O'Neill, Bill Ortner, Ken Posse, Patrick Quadrel, Rochit Rajsuman, Paul Roddy, Mike Rodgers, 佐藤正幸, Rene Segers, Tim Sheen, Lee Song, Susan Stirrat, Fred Taber, Jody Van Horn, Don Van Overloop, Burnell West, Don Wheeler, Tom Williams, Yervant Zorian

PIDS (*Process Integration, Devices, & Structures*) と **新探求素子** (*Emerging Research Devices*): Goncal Badenes, David Blackburn, George Bourinaoff, Joe Brewer, Joop Bruines, Jim Chung, Ramon Compano, Kristin De Meyer, Simon Deleonibus, Theodore A. Dellin, Carlos Diaz, 遠藤伸裕, Peng Fang, Mike Forshaw, Michel Haond, Steven Hillenius, 平本俊郎, 穂苅泰明, 堀 敦, 堀内忠彦, Margaret Huang, Jim Hutchby, 井田次郎, 井上靖朗, Dae Gwan Kang, 笠井直記, Young-Wug Kim, 黒田英明, Chanho Lee, Ben McKee, 中村 孝,

Tak H. Ning, Byong Gook Park, 澤田静雄, Dirk Schumann, 芝原健太郎, Hyungsoon Shin, Thomas Skotnicki, 杉井寿博, Y. C. (Jack) Sun, 只木芳隆, Luan C. Tran, Chung Wang, Jason Woo, Simon Yang, Geoffrey Yeap, 吉見 信, Peter Zeitzoff, Bin Zhao, Victor Zhirnov

FEP (*Front End Processes*) : Mauro Alessandri, Mike Alles, Rick Amos, Scott Becker, Larry Beckwith, Roberto Bez, Joop Bruines, Murray Bullis, Stephanie Butler, Emilio Camerlenghi, Daniele Cantarelli, Paolo Cappelletti, Mark Chang, Walter Class, Phil Crabtree, Michael Current, Simon Deleonibus, Glenn Gale, Gabriella Ghidini, Dinesh Gupta, Mike Jackson, Ukyo Jeong, Kevin Jones, John Hauser, Richard Hockett, Brad Howard, Howard Huff, Sally Iwanski, Amitabh Jain, Ho-Kyu Kang, 河村誠一郎, Adrian Kiermasz, Brian Kirkpatrick, Martin Knotter, Robert Kraft, 窪田通孝, Larry Larson, Pat Lysaght, Alfonso Maurelli, Paul Mertens, Alberto Modelli, Anthony Muscat, Dave Myers, 丹羽正昭, Farad Nouri, Carlton Osborn, Jon Owyang, Conor Rafferty, Karen Reinhardt, Lenny Reuben, Deborah Riley, Mark Sandoval, Tom Seidel, Danny Shum, 武田安弘, Georg Tempel, Eric Vogel, Bernd Vollmer, Greg Wilson, Raffaele Zambrano, Peter Zeitzoff

リソグラフィ: Emanuele Baracchi, John Canning, Han Ku Cho, Kevin Cummings, Ralph Dammel, Alain Diebold, Jan-Willem Gemmink, George Gomba, Gerhard Gross, Noreen Harned, 林直也, Scott Hector, Y. C. Ku, Harry J. Levinson, 西垣寿彦, 大塚博, Kurt Ronse, 笹子勝, Gil Shelden, Ki Soo Shin, 鈴木Kazuaki Suzuki, Gary Taylor, Mauro Vasconi, Tony Yen

配線: 青木利一郎, Steven Avanzino, Hans-Joachim Barth, Sam Broydo, Steven Burke, Christopher Case, 堂前伸一, Bob Geffken, Bob Havemann, Harold Hosack, Calvin Hsueh, Jim Hutchby, Marilyn Jones, John Kelly, Ruichen Liu, Mike Mills, 大崎明彦, 小川真一, Hyun Chul Sohn, Joachim Torres, Jeff Wetzel, C. H. Yu

FI (*Factory Integration*): Jim Ammenheuser, Bob Bachrach, Eddy Bass, Dave Bloss, David Bouldin, Maverick Brown, Ray Bunkofske, Chris Burkhardt, Al Chasey, Hugo Chang, Ivan Chou, Eric Christianson, Blaine Crandell, Gino Crispieri, Daren Dance, Klaus Eberhardt, Anne Eldar, John Ellis, Rick Filippuzzi, John Fowler, Karl Gartland, Randy Goodall, Dave Gross, Duane Howard, 本間三智夫, Mani Janakiram, Jye Jeng, Carl Johnson, 井上儀一, 岩崎順次, 児玉祥一, Candi Kristoffersen, Leon McGinnis, Dave Miller, Shantha Mohan, Doug Music, Rohan Nageswaran, 中澤聖一, Roy Odhner, Richard Oechsner, 大石邦夫, 大谷幹雄, Bill O'Grady, Jeff Pettinato, John O'Reilly, Dev Pillai, Lisa Pivin, Joe Reiss, Clift Richardson, Ralph Richardson, Jim Schillawski, Claus Schneider, Doug Scott, Marlin Shopbell, Court Skinner, Atlant Smith, Arnold Steinman, Abol Taghizadeh, 谷本啓介, 内野敏幸, 渡辺義雄, 矢島比呂海

A&P (*Assembly & Packaging*): Joe Adam, Xavier Baraton, Mark Bird, Bill Bottoms, Ken Brown, Chi Shih Chang, Bill Chen, Wun-Yan Chen, Chai Tai Chong, Peter Elenius, Ed Fulcher, Ron Gedney, 浜野清治, Harold Hosack, Mahadevan Iyer, Bernd Roemer, John Stankus, 宇都宮久修, Mike Vanau, Jurgen Wolf

ESH (*Environment, Safety, & Health*): 青山純一, Wolfgang Bloch, Ken Clark, Lee Ann English, Terry Francis, Jim Jewett, Ram Mallela, Coleen Miller, Mike Mocella, Mike Scherer, Farhang Shadman, Tim Wooldridge, Walter Worth

歩留向上 (*Yield Enhancement*): Bob Bryant, Scott Buck, Dave Chamness, Jeff Chapman, Darren Dance, Dianne Dougherty, Mel Efron, Warren Evans, William Fil, Lothar Fitzner, Walt Gardner, Milt Godwin, Honey Goel, Christine Gombar, Dan Grelinger Manuela Huber, Rick Jarvis, David Jensen, Paul Jones, Fred Lakhani, Christopher Long, Dan Maynard, James McAndrew, Mike McIntyre, 長田俊彦, Michael Patterson, Ralph Richardson, Matt Sbragia, Josh Shenk, Ken Tobin, Hank Walker

メトロロジ (*Metrology*): Peter Borden, Murray Bullis, Alain Deleporte, Alain Diebold, Clive Hayzelden, Dick Hockett, 池野昌彦, Steve Knight, Rudolf Laubmeier, Henry Ma, Ulrich Mantz, Jack Martinez, Cecilia Martner, 水野文夫, Noel Poduje, Michael Postek, Alec Reader, Vincent Vachellerie, Wilfried Vandervorst, Brad van Eck, Mauro Vascone, Andras Vldar, Stefan Zollner

M&S (*Modeling & Simulation*): Herb Bennett, Kevin Cummings, Ed Hall, Harold Hosack, Herve Jaouen, 小谷教彦, Gilles LeCarval, Paco Leon, Juergen Lorenz, Mark Lundstom, Wolfgang Molzer, 西謙二, Llanda Richardson, Wim Schoenmaker, Rainer Thoma, Reinout Woltjer

地域(5極)支援チーム

ここに各地域チームの支援を認め謝意を表します:

地域間リエゾン: 高森由美子(日本リエゾン兼 IRC 専任スタッフ)。 **欧州**: Isabelle Charrier, Francis Blin, Bernard Baylac, Thomas Repellin。 **日本**: 真弓 宏(IRC 専任スタッフ); **セミコンポータル**—谷菜穂子, Satoshi Miki, Hiroshi Momose, Yuji Shibata, Satoshi Takasaki。 **韓国**: Du-Su An, Joohee Kwan。 **台湾**: Rachel Huang。 **米国**: Alan Allan(IRC 専任スタッフ); **I- SEMATECH**: Linda Wilson(ITRS 情報マネジャ/編集長); Sarah Mangum(ITRS ウェブマスタ); Tony Acevedo, Judy Behr, Eduardo Contreras, Judy Curtis, Rolando Duran, Anne Englander, Mario Gonzalez, Mitchell Gonzalez, Kris Light, Jim Perry, Bob Ruliffson, Anne Shelly, David Silva, Dolores Stoner, Terri Theisen, Donna Towery, Michael Turner; **SEMI**: Christina Gretz, Pat Horwath, Christina Torres; **SIA**: Gail Lindus, Molly Marr-Tuttle; **Intel 会議支援**: Diane Corona, Barbara Pebworth, Lewis Wentworth, Sally Yanez

緒 言

2001年版国際半導体技術ロードマップ(*International Technology Roadmap for Semiconductors, 2001 ITRS*)は、半導体における世界共通の総意の結果として生まれた。本書は、将来15年先を見越して半導体産業の主要な(技術)動向を予測している。我々が半導体技術と世界的な集積回路(IC)市場の歴史的な発展をさらに進めようと努力を傾注しているまさにその時、ヨーロッパ・日本・韓国・台湾・米国の5地域にわたる専門家が参加してこの本が作成されたことで、2001年版ITRSは間違いなく今後の半導体研究の有効な指針となる。ここにこれら5地域が共催して2001年版ITRSを出版する。

1992年、半導体工業会(Semiconductor Industry Association: SIA)が最初にロードマップ作成作業を取りまとめ、*国家(米国)半導体技術ロードマップ(National Technology Roadmap for Semiconductors: NTRS)*として発行した。要求(requirements)と解決策候補(possible solutions)からなる本ロードマップは、1992年・1994年・1997年と3回作成された。NTRSは半導体産業の主要(技術)動向の15年間にわたる見通しを与えたので、全ての半導体メーカーにとって優れた参考資料となった。とりわけ、NTRSドキュメントは設備・原料・ソフトウェアのサプライヤに有用なガイダンスとなり、研究者には(15年の内でも)遠い将来の明解な目標を提示した。

1990年代、半導体産業はグローバルな産業となり、多くの半導体チップメーカーは世界中の複数の地域に製造工場や組立工場を設立した。同様に半導体産業のサプライヤは世界的な事業運営を確立した。さらに半導体メーカーの間や、設備・原料・ソフトウェアのサプライヤの間で、事業提携、合併事業や様々な協力関係が確立された。

このような背景から、半導体分野でリーダーシップを執るような活動を行っている世界中の全地域からの情報を集めるなら、産業全体にガイダンスを提供すべきロードマップにとって多大の利益になると分かってきた。こうした考えから国際半導体技術ロードマップ(*International Technology Roadmap for Semiconductors: ITRS*)が生み出された。1998年4月、世界半導体会議(World Semiconductor Council)の場で、ヨーロッパ(代表: ヨーロッパ電子部品メーカー協会(European Electronics Component Manufacturers Association: EECA))、韓国(韓国半導体工業会(Korea Semiconductor Industry Association: KSIA))、日本(旧日本電子機械工業会(Electronic Industry Association of Japan: EIAJ))、現在の日本電子情報技術産業協会(Japan Electronics and Information Technology Industries Association: JEITA))、そして台湾(台湾半導体工業会(Taiwan Semiconductor Industry Association: TSIA))に対してSIAがITRSへの参加協力を呼びかけた。

この5つの団体による最初の共同作業により、1998年アップデート版ITRSが生み出された。このアップデート版では、1997年版NTRSの技術的要求(technology requirements)図表が

包括的に改訂された。引き続き5つの地域は合同して1999年版国際半導体技術ロードマップを、次に2000年アップデート版国際半導体技術ロードマップを作成した。

読者が今回新しく発行された本書を検討すると、技術が進歩するにつれ半導体業界が直面する技術的なチャレンジ(魅力的だが困難な課題)が増加し、その困難さが増大していることが実感されるであろう。「製造上の解決策が未知である」ことを表す赤いエリアは、今や殆どの場合5年以内に迫って来ている。

伝統的なスケールリングは、過去30年間にわたって半導体業界の基本則となってきたが、プレーナCMOS(Complementary Metal-Oxide-Silicon:相補型金属酸化膜シリコン)プロセスのベースとなる材料に原理的な限界があることを示し始めている。しかしながら、基本CMOS構造に新規材料を導入して既存材料を代替または強化すれば、デバイスのスケールリング・アプローチをさらに延命することができる。このように新規材料を改良CMOSプロセスに取り込むと、デバイス物理技術者や回路設計者にとっては、電気的性能が今までの歴史的トレンドに沿って改善されるので、この新様式はしばしば「等価スケールリング」と呼ばれている。いくつかの材料がすでに研究されている。これらの新規材料が、プレーナCMOSプロセスの限界を今後5~10年先に延長する、実行可能な解決策を提供すると期待されている。2001年版ITRSでは、これらの主題が詳細に触れられている。

過去に向上してきた電気的性能の改善率を今後も維持することは、これらの新規材料を使ったとしても単なる技術の改善だけに頼ってはいない。つまり、これまでの性能改善率を維持するには、回路設計およびシステム設計上の技術の革新が不可欠である。これを達成するため、複数のシリコン技術を同一チップ上に集積化し、パッケージとシリコン技術を緊密に統合することが必要になると期待される。具体的には、与えられたシステム・コスト目標の下で、どんな複合技術が援用できるか、それぞれのケースで要求される性能を獲得するにはシングル・チップまたはシングル・パッケージ内マルチプル・チップのどちらのコストが安いのか、を評価することが必要となる。

最後に、2001年版ITRSは10~15年先を見ようとしているので、既知の殆どの技術能力が限界に近づくか、達するのは明らかである。コンピュータ、通信、家電、その他の電子産業に絶えずより効率的な技術のベースを提供するには、この期間内にプレーナCMOSよりコスト効果比の高い代替となり得る新しいデバイスについての調査が必要となってくる。この起こり得る変化に対し適切に準備するには、可能な選択肢を早い時期に特定し、その実現性をシステムティックに試験することを含めねばならない。

結論として、1940年代に開始された技術的な調査が最終的にプレーナCMOSシリコン・ゲート技術をもたらしたことを忘れてはならない。我々が今日知っているとおり、初期の研究は1960年代後半になるまで半導体産業のスタートにつながらなかった。伝統的なスケールリングから等価スケールリングへ技術を進化させ、そして最後には、この2001年版ITRSに示すように、CMOSの限界を超えて使用可能な新しいデバイスを調査・開発するには、必要な研究開発投資がますます増大

するため、これをどんな企業でも単独で負担することは困難になると思われる。技術の進歩だけに頼る産業は、遅かれ早かれ原理的な技術の限界に到達する運命にある。多くの研究開発は**プリコンペティティブ(競争前段階、pre-competitive)**領域でシェアする形でなすべきであることに**ITRS**に参加する者は自覚する一方で、産業の革新は絶えず育成し奨励し続けていかなければならないことも我々は理解している。

*2001年版ITRS*の目的は、半導体産業に対し技術要求とその解決策候補、およびそのタイミングを明確にし提供することにある。主要な半導体メーカ、設備・材料・ソフトウェアの主要なサプライヤ、ならびに大学・コンソーシアム・政府研究機関の研究者の間で、国際的な討議・協力・合意のなされるフォーラムを提供することで、この目的は達成された。将来的には、先ず初めに本書を共通の参照標準とし、種々の**ITRS**参加者間の協力的な努力を通して、この研究開発投資というチャレンジは産業界全体が協力的かつ均等負担のもとで、**革新を促進する基本的な要因は個々の企業が価値を見出し開拓を続けることが望ましい。**

序論

概要

過去 40 年間にわたり、半導体業界はその製品改善を急速に行ってきた。その間の主な改善項目のカテゴリを、各々例をつけて図表 A に示す。こうした傾向のほとんどの項目は、集積回路の製作に使用される最小寸法(feature size)を指数的に縮小しようとする企業の力により実現されている。もちろん最も頻繁に引用される集積化トレンドは、一般にムーアの法則(18 カ月でチップあたりのコンポーネント数が二倍になる)で表されるトレンドである。一般社会にとって最も意義深いトレンドは、機能あたりのコストの削減であり、これによりコンピュータ・電子通信・家電製品が広い範囲で普及し、生産性が大きく向上して、生活の質が改善されてきた。

図表 A 寸法スケールリングで可能となる IC 性能向上トレンド

項目	例
集積レベル	コンポーネント/チップ、ムーアの法則
コスト	機能あたりのコスト
速度	マイクロプロセッサ・クロック・レート、GHz
電力	ラップトップまたは携帯電話の電池寿命
コンパクト性	小型軽量製品
機能	不揮発性メモリ、イメージャ

時には「スケールリング」と呼ばれるこれらの改善トレンドは、巨額の研究開発投資により可能となった。過去 20 年で必要投資額はますます増大した結果、産業内での協力を促進し、多くの研究開発協力、コンソーシアム、その他の協力的なベンチャ事業を生み出している。国際半導体テクノロジー・ロードマップ(*International Technology Roadmap for Semiconductors :ITRS*)は、特に成功を収めた世界的な協力である。ITRS は半導体業界の研究開発に関し、15 年先を見越した「現時点での最良予測」を表しているとの産業界のコンセンサスを得ている。そういうわけで ITRS は、企業、研究機関、政府の果たす(研究開発)努力に対し格好の指標を提供している。ITRS はあらゆるレベルで行われる研究開発投資の決断の質を向上し、研究上のブレークスルーを真に必要としている分野へ研究努力を導く際の助けとなっている。

2001 年版 ITRS は、継続的に行われた世界的な協力作業の成果である。我々が半導体技術および集積回路市場の歴史的な進歩に向かって努力を傾注しているその時にあたり、ヨーロッパ・日本・韓国・台湾・米国からの半導体のエキスパートが作成に参加したことで、2001 年版 ITRS は引き続き半導体研究の指針の決定的なソースとなる。本書は、2 年サイクルの創出期間を通して世界的な参加を得て作成された ITRS としては第 2 番目の版である。国際協力が動員した多様

な専門知識と献身的な努力のおかげで、このロードマップは将来の半導体の技術的要求に関する世界的なコンセンサスとして、今までにない新しいレベルに到達している。

なお、2001年版 ITRS 全体や 2000年アップデート版、1999年版 ITRS といった過去の版は、すべて電子ドキュメントとしてインターネット・ウェブサイト <http://public.itrs.net> から 閲覧・印刷できるようにになっている。

ITRS 技術要求の意義

1992年に始まったロードマップの基本前提は、マイクロエレクトロニクスのスケーリングを継続的に行うと、機能あたりのコストをさらに削減し(年平均約 25%)、集積回路市場の成長を促進する(年平均約 17%)、ということであった。かくしてロードマップは、本質的に「我々の産業がムーアの法則および他のトレンドを維持し続けるためにはどんな技術的能力を開発する必要があるか？」というチャレンジ精神によりまとめられた。半導体産業の研究開発努力はコンソーシアムおよびサプライヤとの協働を含め、ますますプリコンペティティブ環境でシェアして行われるようになった。

ITRS は主要な技術ニーズが何かを特定し、このシェアされた研究の方向性を提示している。その際、(1)現在開発中の「技術的解決策」で対応する必要がある「ターゲット」を示す、あるいは(2)半導体技術の分野によっては、継続スケーリングに対して(合理的な信頼のおける)「製造上の既知解決策」が存在しない個所を指摘する、という 2 つのやり方で行っている。ロードマップにおける技術的要求の表では、この後者の状況を赤いセルで強調しており、「赤レンガの壁」とも呼ばれている。この「赤」はロードマップの上で公式に、将来何らかの真のブレークスルーを達成しない場合には、これまでの進歩の歴史的傾向を途絶えさず課題のありかを明示し警告している。一部のロードマップ読者にとっては、「赤」の名称が重要で魅力的なチャレンジを強調する目的を適切に果たしていない場合があった。ロードマップにおける数値を、色には関係なく「確かな実現に至る道はずれていない」と見なす向きがある。しかし、これでは重大な誤りをもたらしかねない。

「赤」の使われ方を調べてみると、「赤」パラメータは次の 2 つのカテゴリに分類できる。

1. 最終的にはその特定の値が達成される(多分遅れる)。しかしそれに見合うべく現在提案されている解決策に対して、半導体産業は自信が持てないでいる。

2. その特定の値が決して達成されない。(たとえば、何らかの「回避策」が生まれてその数値が無用になるか、または、進歩が本当に終わってしまう。)

第一のカテゴリの赤パラメータを達成するには、研究におけるブレークスルーが必要である。このブレークスルーが「赤」を「黄」(定義: 製造可能な(複数の)解決策がすでに知られている)に変え、ITRS の将来版では最終的に「白」(定義: 製造可能な解決策が既知かつ最適化されている)に変える。保守的な解釈では、第二カテゴリの赤パラメータを、実効的にはロードマップを「越えている」または「外れている」と見なすことがある。

*ITRS*の対象期間は今から15年間であり、何を「ロードマップに乗せるか乗せないか」の境界を与えてくれる。現在までの所、*ITRS*の各版はCMOS (Complementary Metal-Oxide-Silicon: 相補型金属酸化膜シリコン)技術のスケーリングは継続するという見方を中心として作成された。しかし2001年版では、ロードマップの対象期間が、CMOSの継続スケーリングに関する一番楽観的な予測(たとえば、MOSFET (Metal Oxide Semiconductor Field Effect Transistor: 金属酸化被膜電界効果トランジスタ)のチャンネル長が約9nmになる)でも危うい地点に我々は到達しつつある。大部分の半導体産業関係者は、今までのようなプロセス装置コストおよび工場コストの増加傾向を、さらにもう15年間どうやって負担し続けられるか、想像することすら難しいと感じている。そこで、2001年版*ITRS*はポストCMOSデバイスを取り扱い始めている。

ある項目がロードマップ上に乗ったり外れたりするもう1つの制約条件は、扱うべき技術の範囲・幅である。2001年版*ITRS*は、ミックスド・シグナル製品を含む全CMOS集積回路に関する詳細な技術的要求を具体的に説明している。この製品グループは世界の半導体消費の75%以上を占めている。もちろん、CMOS IC製造に使用される技術の多くは、化合物半導体、ディスクリート、光、マイクロエレクトロメカニカル・システム(micro-electromechanical systems: MEMS)等の他のデバイス製品に使用されている。したがって、ロードマップの目的としてはそこまで明示してはいないが、ロードマップはIC技術をベースとするほとんどのマイクロ/ナノ技術に関し共通する技術的要求を概ねカバーしているのである。

解決策候補の位置づけ

*ITRS*は将来の技術チャレンジに対する明確な解決策を早まって特定するのを避けようと努力しているが、これは難しい。というのは、研究ニーズに対する指針となることを意図しているからである。ロードマップ参加者は、ロードマップがある種の指針を提供する必要性を理解した上で、逆にそのロードマップがマイクロエレクトロニクス技術をさらに前進させる創造的な取組みの範囲を限定してしまうと解釈されることを防ぐために、絶えず新しいやり方を追求している。その結果として生まれた妥協策の1つとして、*ITRS*では選ばれたチャレンジ課題に対する解決策候補の中で、なるべく具体的事例だけをあげるようにしている。従ってこの解決策候補は、現在までに提案された全ての解決策の完全なリスト、ましてや、これさえ探求すればよいという網羅的なリストと解釈してはいけない。知られている範囲で2,3の技術的解決策候補をリストアップし、単に現在の考え方および努力の程度を読者に伝えようとしているだけである。さらに、ある特定の解決策候補をリストアップしたからといって、それがロードマップによるお墨付きを与えるものでは決してない。

(言い換えると)本書の意図は、どんな技術的な障害がありそうか、そして半導体産業が何時その障害にぶつかりそうかを特定すること(まで)である。採用される可能性が一番高い解決策はこれだと特定するとか、現在知られている解決策に注意を集中させるあまり他の革新的概念を捨てさせることは本書の意図ではない。それどころか、このロードマップが逆に他の革新的な概念の創造を鼓吹することを強く希望している。半導体産業の将来の成功は、依然として新しいアイデア次第なのである。

ロードマップの全体的なプロセスおよび構造

それぞれの技術領域の章は、対応する国際技術ワーキンググループ(International Technology Working Group: ITWG)が執筆している。ITWGには2つのタイプ、すなわちフォーカスITWGおよびクロスカットITWGがある。フォーカスITWGは、設計/プロセス/テスト/パッケージという集積回路のシーケンシャルな製造フローを構成する個々の製造ステップに対応している。クロスカットITWGは、いくつかの製造ステップをオーバーラップする形でサポートする活動である。

2001年版ITRSでは、フォーカスITWGは以下の通りである。

- ・ 設計
- ・ テスト
- ・ プロセス・インテグレーションおよびデバイス構造
- ・ フロントエンド・プロセス
- ・ リソグラフィ
- ・ 配線
- ・ ファクトリ・インテグレーション
- ・ アセンブリと実装

クロスカットITWGは以下の通りである。

- ・ 環境、安全、健康
- ・ 欠陥低減
- ・ メトロロジ(計測)
- ・ モデリングとシミュレーション

各ITWGは、5つの地域(ヨーロッパ、韓国、日本、台湾、米国)の各国TWG(regional Technology Working Group)から情報を受け取っている。各国TWGからの1-2名の代表者が対応するITWGに参加している。各国TWGは産業(チップ・メーカおよびチップ・メーカへの装置/材料のサプライヤ)、国研、大学のエキスパートで構成されている。2001年版では、全体で839名のエキスパートが5地域の12TWGにおいてボランティアとして活動している。図1にTWGの全体的なメンバ構成を示す。

本2001年版については、2日間のITRS会議を3回開催し(グルノーブル(仏、2001年4月)、サンフランシスコ(米、2001年7月)、サンタクララ(米、2001年11月))、各ITWGメンバの討議や、異なるITWG間の調整などにメイン・フォーラムを提供した。加えて各国TWGは、「サブTWG会議」や公開の「ロードマップ・ワークショップ」を介して、もっと広い範囲の(半導体)コミュニティから収集したフィードバックを取り込んでいる。このように広範な情報に基づき完成したロードマップは、半導体産業の将来技術ニーズへの最も広いコンセンサスを構築する最良の試みであると信じている。

図 1 TWG メンバの構成

ITRS プロセスの全体調整は、国際ロードマップ委員会 (International Roadmap Committee: IRC) の責任であり、それには各地域から 2-4 名のメンバ(米国の SIA ロードマップ調整グループ(Roadmap Coordinating Group: RCG)などの各地域調整委員会を代表する)が所属している。IRC の主要機能としては以下の内容を含んでいる。

- ・ ITWG にガイダンス/調整を提供すること
- ・ *ITRS* ワークショップを主催すること
- ・ *ITRS* を編集すること

技術の特徴 / 要求の表

IRC のガイダンス/調整の中心機能の一つは、一連の総括ロードマップ技術特性 (Overall Roadmap Technology Characteristics: ORTC) 表を最初に作成し(また継続して更新する)ことで果たされている。この図表には鍵となる高水準の技術的要求を要約しており、将来の「テクノロジー・ノード(Technology Node)」を定義し、個々の ITWG が執筆した章の間の整合性を維持できるよう共通の参照ポイントを提示する。ORTC 表の中で表される高水準ターゲットは、ある意味で歴史的に高速な集積回路技術高度化のペースを維持したいという止むに止まれぬ経済戦略に基づく。このように、ORTC は「トップダウン式ビジネス・インセンティブ」を提供して、個別 ITWG が詳細な将来要求を表現する際に保守的になりがちなのに対してバランスをとっている。

各 ITWG 章にはいくつかの主要な表が載せられている。これは、ORTC 表にならって作成した個々の ITWG の技術的要求の表である。2001 年版 *ITRS* では、ORTC 表および技術的要求表は、「短期」(2001 ~ 2007 年の毎年)および「長期」(2010 年、2013 年、2016 年)に分割され

ている。一例として、「リソグラフィ関連」ORTC表から借りてきた主要な2、3の段を含む表を表Bに示す。

表 B ITRS 表構造 - 製品タイプ別主要リソグラフィ関連特性

Near-term Years

<i>YEAR OF PRODUCTION</i>	2001	2002	2003	2004	2005	2006	2007
DRAM ½ Pitch (nm)	130	115	100	90	80	70	65
MPU ½ Pitch (nm)	150	130	107	90	80	70	65
MPU Printed Gate Length (nm)	90	75	65	53	45	40	35
MPU Physical Gate Length (nm)	65	53	45	37	32	28	25

Long-term Years

<i>YEAR OF PRODUCTION</i>	2010	2013	2016
DRAM ½ Pitch (nm)	45	32	22
MPU ½ Pitch (nm)	45	32	22
MPU Printed Gate Length (nm)	25	18	13
MPU Physical Gate Length (nm)	18	13	9

ORTC表および技術的要求表の意図は、特定の技術的要求の導入時期について現在における最良推定を示すことである。「生産」は2社が月間1万個の製品生産に到達した時点で定義する。導入の年と生産の年についての詳細な定義は、用語集を参照のこと。

Production Ramp-up Model and Technology Node

図 2 代表的な生産「立上げ」曲線

ORTC 表および技術要求表の意図は、特定の技術要求の導入時期について、現在における最良の推定を示すことである。ロードマップは各要求について「研究 - 開発 - プロトタイプ試作 - 製造」のサイクルに沿った、理想的に言えば複数の時点を示したい所である。しかし簡潔にするために、通常は 1 つの時点で見積る。ITRS での「導入時期」は、デフォルトでは(特に指定しなければ)「生産(開始)年」であり、図 2 に定義されている。

つまり ITRS でいう「生産」時点とは、最初の 1 社がその技術を(月産 1 万個の)生産に適用し、かつ他の 2 番目の企業がそれから 3 ヶ月以内に追従する時点の意味する。この定義上、ITRS ロードマップは、それぞれの分野で先端技術が最も早く半導体生産に導入される時期を予測するのに集中していることに留意頂きたい。

それ故明らかに、多数の会社が様々の理由からあるテクノロジー・ノードの導入を敢えて先頭より遅らすであろうし、従って実際の生産状態での技術は先端から後縁まで広い範囲に広がっている。図 3 では、年間全世界の実際のウェーハ生産能力について、種々の最小寸法製品に対する分布を(各年ごとの)横棒グラフで示している。この分布は全く大きく広がっているが、青い小マークで示される ITRS テクノロジー・ノードは正確に分布の先端技術側の端に(当然)乗っている。

図 3 テクノジ・ノードと実際の技術別生産能力分布の比較

ORTC 表および技術要求表の中の行(項目)によっては、その時々定義した他の(「生産」以外の)時点(たとえば、「サンプル段階」)を参照していることに留意されたい。もちろん表上の間隔が3年である「長期」の場合は技術要求によっては、「最良推定生産年」が選択した3年間の期間の途中におさまってしまう可能性がある。また図2でいう「生産」立ち上げ(年)とは、実はフル生産ウェーハ投入に向かって立ち上げを始める時点と見なせる。(たとえば)月産投入ウェーハ(wspm: wafer-starts-per-month)2万枚で設計された工場の場合、20wspmからフル生産までの立ち上げには9~12カ月を要しよう。この時間は、チップサイズ140mm²としてデバイス数量生産能力を月産6K個から6M個まで立ち上げることに相当する。(300mmウェーハあたりダイ粗収量430個×20Kwspm×全工程歩留70%(ウェーハ投入から最終製品まで)=月産6M個)

テクノジ・ノード

「テクノジ・ノード」は、かつては世代ごとにチップあたりのビット数が4倍増となるダイナミック・ランダム・アクセス・メモリ(Dynamic Random Access Memory: DRAM)の新世代の導入と歴史的にリンクされていたので、「テクノジ・ノード」の概念はきわめて理解しやすかった。このサイクルが厳密にムーアの法則(3年サイクルで4倍)に従う限り、テクノジ・ノードおよびDRAM世代は本質的に同義であった。

しかし近年では、テクノジ・ドライバ役を果たす製品がDRAMだけでなく色々と増え、製品によってはそれ特有の技術が急速に導入/最適化され、ビジネスおよび技術が全般にますます複雑になってきた。これら全てが、これまで伝統的に「次のテクノジ・ノードへの進歩」を象徴してきた各種のパラメータの相関を断ち切る(decouple)方向に働いている。たとえば、マイクロプロセッサ・

ユニット(**microprocessor unit: MPU**)製品は、最近ではリソグラフィ・ハーフピッチよりも早いペースでゲート長の縮小を進めている。DRAM がリソグラフィ・ハーフピッチの縮小を進めているのに対して、MPU はゲート長の縮小を進めている(からである)。基本リソグラフィ技術の選択にあたって、その製品に対して特有のものを必要なら使う(**product-specific**)傾向が強まった(たとえば「できるだけ早く短波長を使えるよう促進すること」対「位相シフトマスクを使用すること」など)。

1999年版 ITRS のやりかたにならって、2001年版 ITRS の ORTC 表には、表 B に示すように DRAM ハーフピッチ、MPU ハーフピッチ、MPU ゲート長を載せている。(今回)これらの技術パラメータを図4のように定義する。ある ITWG のある技術的要求表のドライバとしては、表 B 内の4個のパラメータ(行)のうちのどれでも選択できる。それにもかかわらず 2001年版 ITRS では参照のため、DRAM ハーフピッチをテクノロジー・ノードの名称として依然として用いている(DRAM は全半導体の中でいまだに最小のハーフピッチを必要とするから)。たとえば、表 B によれば、2003 年は、100 nm ノード生産の年となるであろう。ここでも「ノード名称」は、そのノードのトランジスタ・ゲート長または最小寸法ではなく、DRAM ハーフピッチによって定義される。ITRS 表に関連した追加の(ある場合にはもっと正確な)定義については用語集も参照されたい。

Half Pitch (=Pitch/2) Definition

* DRAM(ハーフ)ピッチがテクノロジー「ノード」名称を決定する。

図 4 ハーフピッチとゲート長の定義

近年では、「技術開発サイクル」は、3 年よりも 2 年に近づいてきている。他方、技術世代間の最小寸法のスケールリング比は、歴史的な値である 0.7 にもはや固定されていない。たとえば、100 nm は $0.7 \times 130 \text{ nm}$ ではない。加えて、企業によっては次の「フル」ノードを導入する意図で、「ハーフノード」(たとえば 150 nm は 180 nm と 130 nm の間のハーフノードと考えられる)を導入する可能性がある。2001 年版 ITRS は、このやり方の有効性を認め、表 B に示すとおり、

1999 年版 IRTS に従って短期 (2001 年 ~ 2007 年) の技術的要求を毎年ベース、長期 (2008 年 ~ 2016 年) の技術的要求を 3 年間隔で記載している。これで、2003 年が 100 nm ノード生産の年であり、2004 年が 90 nm ノード生産の年であることが分かる。また、ノード間スケーリング比 0.7 の新 (フル) テクノロジ・ノードを 3 年ごとに導入するこれまでの傾向を、2016 年の「22 nm ノード」 (この時トランジスタ・ゲート長は僅か 9nm) まで延長する「チャレンジ、挑戦課題」として、この 3 年間隔の長期表を解釈することもできる。

ITWG の技術的要求に対するドライバ

ORTC 表から選択されて表 B に記された特定のリソグラフィ関連の行 (項目) は特別な意味があり、その内のどれもが、ある ITWG によりその技術要求表の特定の項目の「ドライバ」として指定される可能性がある。たとえば、物理ゲート長は (FEP-ITWG にとり) ゲート CD 制御およびソース/ドレイン接合深さの適切なドライバとなろう。各技術要求に対してドライバを指定しておけば、ITWG の諸表作成に際してトレース可能でサポート可能な前提として使える。それはまた、ITWG 表と ORTC 表の間の有用なリンクを提供することになる。こうすれば、ロードマップを後続版でアップデートする際に、このリンクを使用して新しい表の第 1 バージョン (first-pass version) がすぐ作り出せる。たとえば、ORTC 表のこれらのドライバ項のある年の要求値が後で 1 年前倒しされると、ITWG の技術要求表の対応項の値は指定の ORTC ドライバ項に合わせてデフォルトに (何も言わなければ無条件で) シフトすることになる。