

1

微細MOSFET真性ばらつき問題への TCADからの取り組み

NEC(株)システムデバイス研究所 羽根正巳

Work in Progress - Do not publish



内容

- 1. 背景 (ばらつき)
- 2. 原子レベルプロセスシミュレーション
- 3. 真性ばらつき(離散不純物とLER)シミュ レーション
- 4. LSTP向けFinFET設計
- 5. 統計的(ばらつき)SPICEの必要性

6. まとめ



ランダムばらつき問題

ランダムばらつき: 離散的不純物分布と Line-Edge-Roughness

微細化スケーリングと共に増大が懸念、 両者はリンクしている





従来SRAMのトレンドは赤信号

Tech. Node \rightarrow	90nm	65nm	45nm	32nm	22nm
V _{DD} [V]	1.0	0.9	0.8	0.7	0.6
(L·W) ^{-0.5} [μm ⁻¹]	10	14	20	28	40
$4 \sigma V_{th}$ [mV]	172	230	320	448	624

(STRJ, 2003)
$$\sigma V_{th} = k \cdot (L \cdot W)^{-0.5}$$
 (should be no more than 20% of V_{DD})



ロジック回路ではランダムばらつきは平均化 $1/\sqrt{n}$

Work in Progress - Do not publish



SNM(Statice-Noise-Margin)問題

Read マージン向上	Writeマージン向上		
Load Tr. Ion	Load Ion		
Access Tr.lon	Access Ion		



従来の LER シミュレーション

2D スライス計算







今回の手法

原子レベル3Dプロセスシミュレーション

モンテカルロイオン注入・拡散 / 活性化モデリング

• "Atomistic" 3 Dデバイスシミュレーション

ドリフト拡散モデル + 個々の不純物原子電荷密度分布

実測(SEM)ベースのLERモデル

Auto-correlation functionとフーリエ変換

• 実際の製造プロセス条件依存性解析

SD/Halo注入, アニール条件等の影響

Work in Progress - Do not publish



6

原子レベルプロセスシミュレーション

- MD/MC イオン注入シミュレーション
- MC不純物拡散 / 活性化シミュレーション





7

再結晶化のシミュレーション (Tersoff-MD)



Work in Progress - Do not publish



再結晶化直後のボロンの状態



Work in Progress - Do not publish



モンテカルロ不純物拡散シミュレーション

• ランダムウォーク計算







Work in Progress - Do not publish



スパイクアニールシミュレーション結果(1)

1050°C spike anneal ドーズ量依存性



Work in Progress - Do not publish



スパイクアニールシミュレーション結果(2)

温度依存性



Work in Progress - Do not publish



MOSFET内不純物分布計算例





"Atomistic" 3次元デバイスシミュレーション



個々の不純物原子位置にクーロン ポテンシャルの長距離成分を適用



(Sano, IEDM2000) (Ezaki, IEDM2002)

- 特異性を回避
- 長距離成分の切り分けは 電子移動度のMD/MC 計算による

This work

$$\rho(\mathbf{r}) = \frac{ek_c^3}{2\pi^2} \frac{\sin(k_c r)}{(k_c r)^3} \quad \stackrel{\mathbf{S}}{\stackrel{\bullet}{\Rightarrow}} \stackrel{\bullet}{\xrightarrow{\bullet}} -\mathbf{1}$$
$$\phi(\mathbf{r}) = -\frac{ek_c}{2\pi^2\epsilon} \frac{\operatorname{Si}(k_c r)}{k_c r}$$



Work in Progress - Do not publish



Work in Progress - Do not publish

STRJ WS: March 9, 2006, 特別講演

15



"真性ばらつき"の予測シミュレーション

離散的不純物分布(配置、数のゆらぎ)の影響



統計的に異なる100devceを計算した結果:しきい値電圧の分布

Work in Progress - Do not publish



LERモデリング



Work in Progress - Do not publish



LERポリシリコン形状 + MCイオン注入シミュレーション





アニール後の不純物(離散的)分布







ばらつきシミュレーション結果(Ion vs. loff)





LERの不純物分布(Halo含む)への影響



Work in Progress - Do not publish



LERの不純物分布(Halo含む)への影響



Work in Progress - Do not publish







LERとアニール条件

FLA : Flash-Lamp-Annealing

(assuming 1200°C, 3ms ramp-up/down)





LERとアニール条件



SD-edge aligns LER in diffusion-less annealing case

Work in Progress - Do not publish

Diffusion disturbs LER correlation



Work in Progress - Do not publish

32nm世代対応 低スタンバイ電力(LSTP) FinFETシミュレーション

(Tanaka et al. IEDM2005)

STRJ WS: March 9, 2006, 特別講演

27

薄膜Fin構造で短チャネル効果を抑制

不純物分布の急峻性()に対する自由度確保 オフ電流(GIDL)を減少させ、 十分なIonを確保できる見込み





ばらつきへの対応策





ばらつき考慮SPICEの開発と活用

₍適正なコーナー予測 し 歩留まり予測

(3)回路技術

M.Nomura et.al, VLSI Symp Circ. '05

チップ毎(もしくはデバイス毎)に 最適なVsubを印加してパワー低減 (+ばらつき抑制)

Work in Progress - Do not publish







プロセス / デバイス、設計の相互翻訳インターフェース ばらつき許容設計に向けて

<u>SPICEモデル・パラメータ</u>

現状:SPICEパラメータがばらつきを含まない 統計的SPICEパラの開発と活用

現実的ばらつき特性の精密な



予測(TCAD)

写し取り(SPICEパラ抽)



Work in Progress - Do not publish

統計SPICEとは





Work in Progress - Do not publish



統計SPICEパラメータの効率的抽出

(K. Takeuchi and M. Hane, SISPAD 2005)



Fig.1 Statistical parameter extraction flows.

統計SPICEパラメータで 実際のばらつきを再現

▶個々のデバイスからSPICEパラメータ抽出するのは非効率的
▶ "モデル応答情報 "を使って効率よく(一回で)抽出し、ばらつきを精密に再現可能に!



まとめ

- 原子レベルかつ現実的構造を考慮した現象予測型のシミュレーション技術が開発されている
 - 直感的に解り難い3次元効果を的確に予測
 - 要因分析が可能
- 微細MOSFET物理的真性ばらつき特性シミュレーション
 Lg=60nm 離散不純物影響 > LER影響 (on Halo)
 - Lg<45nm LER抑制 = I_{off}低減 = オン電流向上
 - 不純物はLER効果をマスク: 拡散抑制プロセスは要注意
- 物理的根拠のあるばらつき設計にTCADを役立たせたい (ばらつきのキャラクタリゼーション技術の一環)