

低電力SOCのロードマップ

~ 配線分布・抵抗の予測とSOC性能に及ぼす影響~

STRJ設計タスクフォース

Work in Progress - Do not publish



Work in Progress - Do not publish



用語解説

- IP: Intellectual Property ここでは一定の演算を行う回路ブロックの意味で使用
- FO: Fan Out あるゲートの出力端子に接続 されているゲートの数
- FF: Flip Flop
- P&R: Place and Rout チップレイアウトに おける配置配線の意味



設計TFの活動

ミッション ロードマップをSOCの特性から見て評価

期待される効果 ロードマップに現れる数字の評価を会員企業にいち早〈フィードバック 問題点の把握と対策着手のきっかけ ロードマップの見直しのきっかけ

Work in Progress - Do not publish



これまでの活動

トランジスタパラメータがSOCの電力に与える 影響評価 ~ 2004年度

トランジスタのばらつきがSOCの特性に与える 影響評価 2004~2005年度

■ 記線特性がSOC特性に与える影響の検討 2005年度~

Work in Progress - Do not publish

配線の微細化による抵抗率上昇 「配線・層間膜界面」「結晶粒界」散乱により配線の 抵抗率そのものが、上昇する



Work in Progress - Do not publish

VIA抵抗の検討 VIAの微細化の影響とバリアメタルの影響を検討



Work in Progress - Do not publish



配線抵抗増大の予想 ITRS2006を元に計算 (MOSFETはLSTP) 散乱の影響を考慮すると、配線抵抗の増大は急





配線・VIA抵抗絶対値について VIA抵抗の上昇は、配線抵抗と同様の傾向



Work in Progress - Do not publish





会員企業から実チップ設計結果の P&R Report データ提供 ■ 東工大 益研究グループによる解析とモデル化 ■ WG4(**配線**Group)からのViaパラメータ提供 ■ IP内とIP間の配線抵抗の影響を予測 **ITRS 2005** P & R Report A社 WG1情報 WG4情報 解析 モデル化 P & R Report 東工大 **B社** IP間配線抵抗の影響予測 IP内配線抵抗の影響予測 P & R Report C社

Work in Progress - Do not publish





Work in Progress - Do not publish



Rent's Law:T = k Ngate^p

Work in Progress - Do not publish

天川・益 配線長分布モデル

- ・Davis モデル: 1セルに注目し、それが半平 面上にあるセルと接続され ている
- ・天川・益モデル:
- セル間接続の偏在性やセルの粗密を表現 するパラメータ を導入

Work in Progress - Do not publish

■ C社 0.13 µ m (M1_HP=0.18 µ m) 世代のSOCの全体配線 ■ Davisモデルよりも天川・益モデルで良い近似が得られる



Work in Progress - Do not publish

STRJ WS: March 9, 2007, 設計TF 14

実チップの配線長分布の例(C社) C社 0.13 µ m(M1_HP=0.18 µ m)世代のSOCの全体配線 Davisモデルよりも天川・益モデルで良い近似が得られる



Work in Progress - Do not publish

実チップの配線長分布の例(B社) B社 90nm(M1_HP=130m)世代のSOCの全体配線 Davisモデルよりも天川・益モデルで良い近似が得られる



Work in Progress - Do not publish

実チップの配線長分布の例 (A社) A社 90nm (M1_HP=130m)世代のSOCの全体配線



Work in Progress - Do not publish



Work in Progress - Do not publish



SOCの変化イメージ

メモリ部(IO除き53%)



Work in Progress - Do not publish



■「回路のパス遅延時間分布」と「配線長分布」に 合うように、FF-FFの論理回路パスを構成する^[3]



Work in Progress - Do not publish



IP内パス遅延分布例



4.74ns

パス遅延 [ns]

Work in Progress - Do not publish





■A成分=B成分の条件で最適リピータ間隔を決定

Work in Progress - Do not publish

最長配線長と最適リピータ間隔 (Intermediate)



Work in Progress - Do not publish



性能推定(LSTP)





まとめ

配線の効果のモデル化

- 各社P&Rデータを基に、配線分布をモデル化した。(天川・益モデル)
- リピータの効果を含めた配線遅延をモデル化した。

■ 得られた結果

配線抵抗の増大により、トランジスタ性能の性能向上にかかわらず、IPの性能向上が飽和する。

リピータを考慮しても、最長配線の駆動時間 が動作周期に対して支配的になる。

Work in Progress - Do not publish





Work in Progress - Do not publish