第5章 WG3 FEP(フロントエンドプロセス)

5-1 はじめに

FEP(フロントエンドプロセス) WG(ワーキンググループ)は、ウェーハから拡散層のシリサイド化に至るまでの幅広いプロセスとともに、PIDS WG と共同でメモリ(スタック型 DRAM、Flash、FeRAM)も担当している。本年度も、それらの最新技術動向を把握するため、第一線の研究者からの情報収集(ヒアリング)を積極的に行った。本報告ではヒアリングを基にした技術動向調査の結果と、ITRS2005の概要、および STRJ ワークショップで発表したゲートスタックに関する議論を報告する。

ヒアリングは 2005 年度が ITRS の大改訂の年であったため、昨年度の 14 件より件数は減ったもの FEP 分野 の技術課題について 10 件行った。テーマは前年になかった新しい分野も加え、大口径ウェーハ、Metal Gate、 High-k、金属汚染、加工ばらつき(LER、LWR vs. Tr 特性)、Capacitorless DRAM (SOI DRAM)、SOI を使用 した LSI、ウェーハのハンドリング、および 3D-LSI 技術の開発状況、である。FEP WG はその性格上、他分野と の関連も深いため、ヒアリングの情報を開示した結果、他 WG からの参加も複数のヒアリングであり、議論の活 性化、他 WG の活動向上に貢献できた。

ITRS2005 に関しては、全体の見直しとPIDSと協力し Stacked DRAMとFeRAMの改訂を行った。詳細は各項目に譲るが、デバイス構造のパラレルパスに対応した形でゲートスタック技術への要求が細分化して記述されるようになったことが大きな変更点である。STRJ ワークショップではこれも踏まえゲートスタック技術の動向と課題について議論した。なお、ITRS2004 Update で今後の審議事項となっていた FeRAMのTN(テクノロジーノード)の定義についての問題提起(新規メモリはマーケットが小さいので、DRAM と同じように先行2社が月産10kチップに達した時を基準に時期を決めるのは困難。よって、別の定義を考えるべきではないか。)も一応の決着がついた。

また、STRJ ワークショップで昨年我々が提議した、300mmの次のウェーハ(450mm ウェーハ)検討であるが、 この1年間日本及び米国を中心に議論が続けられ、課題・解決策等の考察がまとめられた。その結果も紹介 する。

5-2 Starting Materials

スターティングマテリアル要求値の表に関するITRS2005での変化は見かけ上はそれほど大きくはない。

(1)エッジ除外領域(Edge Exclusion)が SOI の所に追加されたこと、

(2) 450mm ウェーハの実現年が 2012 年になったこと、

(3) 計測対象のパーティクルサイズが小さい方にシフトしていること

である。(1)は SOI の重要度および技術的検討が進んだことを意味している。(2)は、後述するように、ここ1 年 で日本を含めて議論が活発に行われたことに対応している。(3)は、SOI の場合も含めて、計測技術の堅実な 進歩が背景になっている。

図表には現れていない大きな変化は、Emerging Materialと450mmウェーハに関する検討結果がリンクファイルとして追加されたことである。USにおけるヒアリングの結果、現実的な Emerging Material として、

・熱伝導制御材料(Si/Diamond、Si/SiC、Si/AlOx、同位体Si)

・移動度増加材料(歪 Si、Ge、歪 Ge、結晶方位の異なる Si、Carbon Nanotube)

などが挙がっている。450mm ウェーハの歴史展望や技術的/経済的な課題に関して、米国 starting materials subTWG を中心に検討された内容が White Paper として載っている。日本においても同様の検討が行われた。

<u>450mmウェーハ技術</u>

ITRS2004 版では 450mm ウェーハの導入は starting materials が 2015 年であるのに対して ORTC は 2012 年とバラバラであったが、2005 年版では、2012 年に統一された。 STRJの 450mm 関連の活動としては

- ミュンヘン会議:スーパーシリコン研究所(高田氏)の研究成果として 400mm 結晶技術が実証出来た ことが報告された。
- FEP(WG3)ヒアリング:高田氏からスーパーシリコン研究所(SSi)成果について詳しいヒアリングを行った。研究目標である400mm結晶技術の実証に加えて、その先の可能性として450mm結晶も育成したことを伺った。
- 米国 starting materials subTWG は 450mm 白書として、"Advantages and Challenges Associated with the Introduction of 450mm Wafers (A position paper report submitted by the ITRS Starting Materials Sub-TWG)" を纏めた。この白書はITRS2005 年版とは別にITRSホームページで公開された。
- 次世代大口径ウェーハ検討小委員会が設けられ、その中のウェーハ・SOI検討部会で 450mm ウェ ーハ問題点について議論がなされ、STRJワークショップで報告し、別途報告書も発行する。2006 年 春の The Electrochemical Society シリコンシンポジウムでも発表する。
- 450mm ウェーハ形状規格(メカニカルウェーハ規格)で望まれているウェーハエッジ形状の統一を念 頭にウェーハエッジ形状問題点についてアクティオン小松氏からヒアリングを行った。

など様々な活動が行われた。以下は、これらの要約である。

450mm 結晶育成:SSiで 400mm 結晶育成の可能性が実証され、さらに、現在では炉内構造部材用とはいえ 400mm 結晶が生産されている状況であるので、450mm 結晶の"育成そのものは可能"である。"育成そのもの は可能"というのは、経済性と結晶品質を無視した場合に育成できるという意味合いである。

図表 5-1 に、量産時に想定される結晶の概略を示す。1000kgの多結晶から長さ 2m 重さ 800kgの単結晶を育成する。様々な段取りを考慮すると1回の育成に6日掛かりそうである。



図表 5-1 450mm量産時の想定される結晶。450mm白 書のモデルによる推定値なので端数が出ている。

<u>450mm ウェーハ</u>:450mm ウェーハへの大口径化は、前回の 300mm 大口径化に比べて格段に困難な課題と 思われている。FEPが列挙しているのは、

・技術問題:大面積ウェーハ全面で規格を満たす均一性の問題

- ・経済問題:ウェーハ、装置、評価サプライヤーなど全てが経済的に成り立つ
- ・クリティカルパス:450mm 化シナリオに対して、もう数年の遅れを生じている
- ・標準化:早く標準化すべき項目

ウェーハ規格:タイプ、厚さ、直径許容値

工場自動化:ロードロック、輸送方法

ウェーハ容器:FOSB、FOUP、ドア構造

などである。この中で、慎重にしかも早急に議論する必要があるのが、装置開発などに使われるメカニカルウェーハ 規格である。特に、ウェーハ厚は最初に決めなければならない規格である。ウェーハ搬送だけでなく、装置全般に 影響し、FIの 450mm 化シナリオでもその重要性が指摘されている。300mm 大口径化時には、技術的な根拠が不明 確なまま 775 μ mとなった経緯がある。前述のITRSポジションペーパーでは過去のウェーハ厚をプロットし、経験的 に外挿している。日本のウェーハ・SOI 分科会でも検討した。直径のトレンドを外挿すると、450mm ウェーハの厚さは 800-825 μ m となる(図表 5-2)。一見もっともらしいが、経験的スケーリングに過ぎない。ウェーハ厚に依存する のが撓みである。450mm ウェーハを外周4点支持したとき、300mm ウェーハと同じ撓み(136 μ m)にするには 1744 μ m厚になる。300mmと同じ775 μ m厚では撓みが688 μ mとなる。後者の撓みが許容できればウェーハ 厚は 300mm と同じでよいことになる。



図表 5-2 ウェーハ厚のトレンド。直径に対する厚さのトレンドは小口径 時と大口径時で異なる傾きにも見えるし、3 次関数でフィッティングでき るようにも見える。ITRS版は単にスムーズな曲線で外挿している。

5-3 表面処理

2005年度版ロードマップの表面処理関連の主な変更点は、シリコンおよび酸化膜ロス許容量が低減された こと、および2003年度版で削除されたウォーターマークの項目が再登場したことである。その他の値は変更な し、または小幅修正に留まった。小幅修正部分では、ウェーハエッジ除外領域の変更、2012年からの450mmウ ェーハ導入、チップサイズの見直しにより、欠陥密度、個数等の見直しが入った。

図表 5-3 に、表面処理技術ロードマップの 2005 年度版と2003 年度版の比較を示す。シリコンおよび酸化膜 ロス許容量の設定理由は、2005 年度版ロードマップでも 2003 年度版と同じであり、高性能ロジックトランジスタ の性能要求がベースとなっている。以下に、その理由を記載する。実デバイスにおけるシリコンロス量は、プラ ズマエッチング/アッシングからのダメージ、イオン注入およびドーパント濃度に依存することが予想されるが、 ソースパレインのイクステンション下のシリコンが凹んでしまうと、ソース/ドレインのイクステンション抵抗を増加さ せ、トランジスタの駆動電流を減少させる。酸化膜ロスに関しても、酸化膜が削られると、その後のプロセスでさ らにシリコンが酸化されやすくなり、結局はシリコンロスを引き起こす。さらに、酸化膜ロスでは、分離領域での 堆積酸化膜の消費も懸念事項となる。以上の理由により、表面処理の中では、シリコンおよび酸化膜ロスが項 目化されているが、現時点ではこれらの許容量に対する正確なモデルがないというのが実情である。このため 2003 年度版では、デバイスメーカのコメントを基に、シリコンおよび酸化膜ロスの許容値を、洗浄ステップ毎に 90nm 世代では 1.0Å、65nm 世代では 0.5Å、それ以降の世代では 0.4Å の一定値になったが、今回の見直し により、45nm 世代では 0.3Å に、32nm 世代では 0.2Å に変更された。この変更に関しても、デバイスメーカか らのコメントが基になっているが、前述したようにロス量に関する正確なモデルがなく、モデル化の構築が今後 の重要な課題となっている。

ウォーターマーク基準に関しては、2003年度版では、清浄表面のウォーターマークを許容できないという普 遍的な共通認識があるため、この要求に関してはもはや表面処理の表では項目化しないという理由で、ウォー ターマークの項目が削除された。しかし、2005年度版では、理由は前回と変わらないが、ウォーターマークは 許容できないため、やはり表の中で項目として明記することになった。

					Ν	lear	tern	า					Lon	ıg-te	rm		
	Year of Production	2005	2006	2007	2008	2009	2010	2011	2012	2013	2014	2015	2016	2017	2018	2019	2020
Was	Silicon loss (Å) per cleaning step	0.8	07	0.5	04	04	04	04	04	04	04	04	04	04	04		
ls	Silicon loss (Å) per cleaning step	08	07	0.5	0.4	0.4	0.3	0.3	03	02	02	02	02	02	02	02	02
Was	Oxide loss (Å) per cleaning step	0.8	07	0.5	04	0,4	0.4	04	04	0,4	04	04	04	04	04		
ls	Oxide loss (Å) per cleaning step	08	07	05	04	04	0.3	0.3	03	02	02	02	02	02	02	02	02
ls	Allowable watermarks	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

図表 5-3 表面処理技術ロードマップの 2005 年度版と 2003 年度版の比較

5-4 High-k ゲート絶縁膜

High-k ゲート絶縁膜の必要性とロードマップ

CMOS デバイスのゲート絶縁膜は、将来のスケーリングに対して最も困難な課題の一つになってきた。ゲート絶縁膜の(電気的)薄膜化は微細化と性能向上を実現するためには不可欠な要素であるからである。しかし

ながら、要求されるSiO₂換算膜厚(EOT)は1nmを下回る極薄膜領域であり、従来のSiONゲート絶縁膜では直接トンネルリーク電流やポリシリコンゲートからのボロン突き抜けを抑制できないため、物理膜厚は厚いがEOT は薄膜化が可能な高誘電率(High-k)ゲート絶縁膜が必要となってくる。

High-performance logic (HP)、low operating power (LOP)、および low standby power (LSTP)デバイスのそれ ぞれに対して、許容できるゲートリーク電流(J_{g,limit})、およびシミュレーションから求めた SiON 膜のリーク電流(J_g sim)が ITRS2005 の PIDS の章には詳しく述べられている。ここでそれを引用すると、HP では、2008 年に J_{g, sim} が J_{g,limit}を越えると予想される。同じく、LOP では 2009 年に、LSTP では 2007 年に J_{g, sim} が J_{g,limit}を越えると予 想される。

このような議論に基づいて、ITRS2005 では High ゲート絶縁膜の実用化時期が見直された。ITRS2003 および 2004 Update では、High-k ゲート絶縁膜の実用化時期が low power 向けには 2006 年、MPU 向けには 2007 年としていたものが、ITRS2005 では共に 2008 年導入と1 年延期された形で改訂された(図表 5-4)。

Year	ITRS2003	ITRS2005
2004	Enhanced mobility	Enhanced mobility
2005		
2006	High-k for Low Power	
2007	High-k for MPU Metal Gate	
2008	FD-SOI	High-k for Low Power High-k for MPU Metal Gate FD-SOI

図表 5-4 High-k ゲート絶縁膜およびメタルゲートに対する ITRS2005 の変更点

High-kゲート絶縁膜の実用化時期が先送りされた理由として下記の2点が挙げられる。一点目は、enhanced mobility (歪 Si)技術が既に 2004 年に実用化されていることで、これにより EOT の薄膜化トレンドを緩めても目 標の CMOS 性能が得られると判断されるからである。二点目は、low power デバイスの性能指標が遅延時間で はなく動作時や待機時の消費電力を重要視するようになってきたことが挙げられる。これによって、low power デバイスの速度性能(CV/I)の増加率が 17%/年から 14%/年に緩和され、やはり EOT の薄膜化トレンドが緩まる ことになった。さらに、後述するように、High-k ゲート絶縁膜は最近の学会発表等ではかなり有望な結果が得ら れつつあるが、信頼性やトランジスタの Vth 制御なども含め完全に SiO₂ や SiON に置き換わる High-k ゲート 絶縁膜技術を開発するにはもう少し時間がかかると言う認識も背景にあると思われる。

図表 5-5 から 5-7にはゲートスタック技術に関する技術要求(EOT、リーク電流、ゲート電極仕事関数)をまとめ て示す。ITRS2005の変更点の一つとして、デバイス構造のパラレルパスに対応した形でゲートスタック技術へ の要求が細分化して記述されるようになり、その結果、表も複雑化している。





Bulk MPU/ASIC

Year of Production	2005	2006	2007	2008	2009	2010	2011	2012	2013	2014	2015	2016	2017	2018	2019	2020
DRAM 1/2 Pitch (nm) (contacted)	80	70	65	57	50	45	40	36	32	28	25	22	20	18	16	14
MPU Physical Gate Length (nm)	32	28	25	23	20	18	16	14	13	11	10	9	8	7	6	6
Vdd:Power supply voltage (V)	1.1	1.1	1.1	1	1	1	1	0.9	0.9	0.9	0.8	0.8	0.7	0.7	0.7	0.7
Equivalent physical oxide thickness for bulk																
MPU/ASIC T ax (nm) for 1.5E20-doped poly-																
Si [A, A1, A2]	1.2	1.1	1.1	0.5												
Equivalent physical oxide thickness for bulk																
MPU/ASIC T ox (nm) for 3E20-doped poly-																
Si [A, A1, A2]	1.3	1.2	1.2	0.71	0.54	0.41										
Equivalent physical oxide thickness for bulk																
MPU/ASIC T ax (nm) for metal gate [A, A1,				0.9	0.75	0.65	0.5	0.5								
Gate dielectric leakage at 100 °C (A/cm ²)																
bulk high-performance [B, B1, B2]	1.8E+02	5.4E+02	8.0E+02	9.1E+02	1.1E+03	1.6E+03	2.0E+03	2.4E+03								
Metal gate work function for bulk																
$MPU/ASIC E_{c,v} - \phi_m (eV) [C]$				<0.2	<0.2	<0.2	<0.2	<0.2								
FDSOI MPU/ASIC																
Equivalent physical oxide thickness for																
FDSOI MPU/ASIC T _{ax} (nm) for metal gate				0.9	0.8	0.7	0.6	0.5	0.5	0.5	0.5					
Gate dielectric leakage at 100°C (A/cm ²)																
FDSOI high-performance [B, B1, B2]				7.7E+02	9.5E+02	1.2E+03	1.4E+03	2.1E+03	2.2E+03	3.3E+03	3.7E+03					
Metal gate work function for FDSOI																
$MPU/ASIC \mid \phi_m - E_i \mid (eV) \mid NMOS/PMOS$				±0.15	±0.15	±0.15	±0.15	±0.15	±0.15	±0.15	±0.15					
Multigate MPU/ASIC																
Equivalent physical oxide thickness for																
multi-gate MPU/ASIC T ox (nm) for metal																
gate [A, A1, A2]							0.8	0.7	0.6	0.6	0.6	0.5	0.5	0.5	0.5	0.5
Gate dielectric leakage at 100°C (nA/µm)																
muti-gate high-performance [B, B1, B2]							6.3E+02	7.9E+02	8.5E+02	1.0E+03	1.1E+03	1.2E+03	1.4E+03	1.6E+03	1.8E+03	2.2E+03
Metal gate work function for multi-gate							midga									
MPU/ASIC [S]							р	р	р	р	р	p	р	р	р	p

図表 5-5 ゲートスタック技術のロードマップ(HPトランジスタ)

Bulk LOP																
Year of Production	2005	2006	2007	2008	2009	2010	2011	2012	2013	2014	2015	2016	2017	2018	2019	2020
DRAM 1/2 Pitch (nm) (contacted)	80	70	65	57	50	45	40	36	32	28	25	22	20	18	16	14
Physical gate length low operating power (LOP) (nm)	45	37	32	28	25	23	20	18	16	14	13	11	10	9	8	7
Vdd:Power supply voltage (V)	0.9	0.9	0.8	0.8	0.8	0.7	0.7	0.7	0.6	0.6	0.6	0.5	0.5	0.5	0.5	0.5
Equivalent physical oxide thickness for bulk low operating power $T_{\alpha\alpha}$ (nm) for 1.5E20- doned poly-Si [A. A]. A21	1.4	1.3	1.2	0.8	0.7	0.6	0.6	0.6								
Equivalent physical oxide thickness for bulk																
low operating power $T_{\alpha x}$ (nm) for metal																
gate [A, A1, A2]				1.1	1	0.9	0.9	0.9								
Gate dielectric leakage at 100°C for bulk																
(A/cm ²) LOP [B, B1, B2]	3.3E+01	4.1E+01	7.8E+01	8.9E+01	1.0E+02	1.1E+02	4.5E+02	6.9E+02								
Metal gate work function for bulk low																
operating power $ E_{c,v} - \phi_m $ (eV) [S]				<0.2	<0.2	<0.2	<0.2	<0.2								
FDSOI/Multigate LOP																
Equivalent physical oxide thickness for																
FDSOI low operating power T ox (nm) for																
metal gate [A, A1, A2]							0.9	0.9	0.8	0.8	0.8	0.7				
Gate dielectric leakage at 100°C for FDSOI																
(A/cm^2) LOP [B. B1, B2]							2.0E+02	2.8E+02	3.1E+02	3.6E+02	3.8E+02	1.1E+03				

vietai gate work junction jor 1 DSO1 and				maga	maga	maga	maga	maga	mugu	mugu	maga	maga	mage
multi-gate LOP [S]				р	р	р	р	р	р	р	р	р	р
Equivalent physical oxide thickness for													
multi-gate low operating power T ox (nm) for													
metal gate [A, A1, A2]				0.9	0.9	0.8	0.8	0.8	0.7	0.7	0.7	0.7	0.7
Gate dielectric leakage at 100°C for multi-													
gate (A/cm ²) LOP [B, B1, B2]				1.3E+02	1.9E+02	2.2E+02	3.6E+02	3.8E+02	9.1E+02	1.0E+03	1.1E+03	1.3E+03	1.4E+0

図表 5-6 ゲートスタック技術のロードマップ(LOPトランジスタ)

Bulk LSTP

Year of Production	2005	2006	2007	2008	2009	2010	2011	2012	2013	2014	2015	2016	2017	2018	2019	2020
DRAM ½ Pitch (nm) (contacted)	80	70	65	57	50	45	40	36	32	28	25	22	20	18	16	14
Physical gate length low standby power (LSTP) (nm)	65	53	45	37	32	28	25	23	20	18	16	14	13	11	10	9
Vdd:Power supply voltage (V)	1.2	1.2	1.2	1.1	1.1	1.1	1	1	1	1	1	1	1	1	1	1
Equivalent physical oxide thickness for bulk																
low standby power T ox (nm) for 1.5E20-																
doped poly-Si [A, A1, A2]	2.1	2	1.9	1.2	1.1	1	1	0.9	0.8							
Equivalent physical oxide thickness for bulk																
low standby power T ox (nm) for metal gate																
[A, A1, A2]				1.6	1.5	1.4	1.4	1.3	1.2							
Gate dielectric leakage at 100°C for bulk																
(A/cm ²) LSTP [B, B1, B2]	1.5E-02	1.9E-02	2.2E-02	2.7E-02	3.1E-02	3.6E-02	4.8E-02	7.3E-02	1.1E-01							
Metal gate work function for bulk LSTP																
$ E_{c,v} - \phi_m (eV) [S]$				<0.2	<0.2	<0.2	<0.2	<0.2	<0.2							

FDSOI/Multigate LSTP

Equivalent physical oxide thickness for												
FDSOI low standby power T ox (nm) for												
metal gate [A, A1, A2]				1.3	1.2	1.1	1.1	1.1	1	1	0.9	0.9
Gate dielectric leakage at 100°C for FDSOI												
(A/cm ²) LSTP [B, B1, B2]				4.5E-02	5.0E-02	5.6E-02	6.3E-02	7.1E-02	7.7E-02	8.3E-02	9.1E-02	1.0E-01
Metal gate work function for FDSOI and												
multi-gate LSTP $ \phi_m - E_i (eV) $				± 0.1	±0.1	± 0.1	± 0.1	± 0.1	± 0.1	± 0.1	±0.1	±0.1
Equivalent physical oxide thickness for												
multi-gate low standby power T ox (nm) for												
metal gate [A, A1, A2]				1.2	1.1	1	0.9	0.8	0.8	0.8	0.8	0.8
Gate dielectric leakage at 100°C for multi-												
gate (A/cm ²) LSTP [B, B1, B2]				4.5E-02	5.0E-02	6.0E-02	6.5E-02	7.5E-02	8.0E-02	8.6E-02	1.0E-01	1.3E-01

図表 5-7 ゲートスタック技術のロードマップ(LSTPトランジスタ)

High-k ゲートスタックへの要求性能と開発動向および課題

High-k ゲートスタックは、ゲートリーク電流を下げられることに加えて、SiO₂や SiON に匹敵する性能や信頼 性を満たす必要がある。最近では SiON 系ゲート絶縁膜の薄膜化開発も精力的に進んでいるため、High-k ゲ ート絶縁膜も従来より EOT の薄い領域で性能を満たす必要があり、その開発も益々厳しくなってきている。

性能要求項目の例を挙げれば、1) EOT ≦1.0nmの膜厚でゲートリーク電流が SiO₂に較べて 3~4 桁低い、 2) 比誘電率>10(長期的には>20)、3) SiO₂に匹敵するキャリア移動度、4) トランジスタのしきい値 Vthを0V 近 くまで制御できること、5) SiO₂ と同等の低ばらつき、6) 特性の安定性・再現性、7) 10 年程度を保証できる長期 信頼性、などである。さらに、Poly-Si をゲート電極に使う場合には、1000℃以上の耐熱性とドーパントの突抜け を抑制できることが必要になる。High-k 膜あるいは High-k スタックの物性としては、界面準位が SiO₂と同等に 低いことや膜中欠陥が少ないことなどが挙げられる。

上記の要求の多くを満たす High-k 材料として、最近では Hf 系酸化物に集約されてきた。Hf 系酸化物として 検討の対象になっているのは主に HfO2、HfON、HfSiO、HfSiONである。この中でも、ここ2-3年の学会発表の 件数では HfO2と HfSiON の発表が 80%以上を占め、ほぼこの 2 つの材料に絞られてきたと言える。HfSiON 膜は膜中に窒素を導入することにより 1000℃以上の耐熱性が得られ、従来の CMOS プロセスとの適合性が非 常に良好であることが最大の利点である。HfO2は HfSiON に比べ誘電率が高いことが大きなメリットで、この結 果、膜厚スケーリングに有利となる。一方で、HfON 膜は膜中に Hf-N の金属性結合を含むことが懸念されてい る。また、HfSiO では成膜直後はアモルファス状態であるが、熱処理により HfO2と SiO2に相分離するため、リ ーク電流やばらつきなどの特性安定面で十分でないことが問題視されている。

上記 HfO₂、HfSiON の電気的特性では、EOT<0.9nm の Poly-Si ゲートスタックでリーク電流も SiO₂に比べ十 分に低いデータも発表され、当面の EOT 薄膜化要求に対しては十分な性能が得られている。また、キャリア移 動度に関しても SiO₂の 90%程度の値が報告されている¹。キャリア移動度は High-k ゲート絶縁膜中の欠陥や 界面準位などの膜質を総合的に表す指標であり、界面も含め High-k ゲート絶縁膜の質はかなり上がって来て いることを示している。移動度に関しては「もはや障害は無い」との意見も出るほどである²。長期信頼性の良好 なデータも報告されつつある。

Hf 系 High-k ゲート絶縁膜の最大の課題は、Poly-Si ゲートトランジスタの Vth が SiO₂ 系ゲート絶縁膜ほど下 げられないという点である。特に PMOS の | Vth | が 0.6V 以上と高い。この現象はいわゆる「Fermi level pinning」と呼ばれるものである。Fermi level pinning のメカニズムに関しては Poly-Si/HfO₂ 界面の Si-Hf 結合に 起因するものとして 2003 年の VLSI シンポジウムで最初に報告された³。また、High-k 膜中の酸素空孔とそれ に伴う電荷移動というモデルも提案されている⁴。Poly-Si ゲート/Hf 系 High-k ゲート絶縁膜を用いたトランジスタ の Vth 低減に関しては、SiN キャップ、カウンターチャネルドープ、あるいはフッ素イオン注入などの手法が提 案されている。しかしながら、それらの効果はまだ十分でなく、更なる検討が必要である。また、上記メカニズム に基づいた Fermi level pinning 現象の本質的な解決手法は今のところ提案されていないと考えられる。従って、現状では Poly-Si/Hf 系ゲート絶縁膜構造は微細ゲート長のトランジスタへの適用に制限があり、ゲート長が比較的長くEOT も厚く Vth も高目の LSTP 用途に留まっている。

中長期的な課題としては、Hf 系 High-k 材料のスケーラビリティを挙げておきたい。Hf 系 High-k ゲート絶縁 膜は、High-k 膜そのものに加えシリコン基板との界面層としての SiO(N)膜の 2 層膜から構成されている。移動 度などの電気的特性を良好に保つために界面 SiO(N)膜を設けることが必須となっているからである。現状の

¹ S. Inumiya et. al., A thermally-stable sub-0.9nm EOT TaSix/HfSiON gate stack with high electron mobility for gate-first fabrication of hp45 LOP devices, IEDM Tech. Dig. p.27 (2005).

² R. Jammy, Front end of line manufacturing technology, IEDM short course (2005).

³ C. Hobbs et. al., Fermi Level Pinning at the PolySi/Metal Oxide Interface, Symposium on VLSI Technology, p.9 (2003).

⁴ K. Shiraishi et. al., Physics in Fermi Level Pinning at the PolySi/Hf-based High-k Oxide Interface, Symposium on VLSI Technology, p.108 (2004).

界面膜の膜厚はおよそ 0.5-0.7nm 程度であり、1nm 以下の EOT に占める割合は大きく、更なる EOT のスケー リングには障害になることが予想される。Hf 系材料よりもさらに高い誘電率を有する High-k 膜としてIII族や希 土類(Rare earth:RE)酸化物やこれらを含む三元系酸化物の検討がなされている。しかし、単に誘電率の大きさ を求めるだけでは不十分で、シリコン基板との界面特性を良好に維持しつつ如何に EOT を低減できるのかを 検討していくことが強く求められている。

5-5 メタルゲート

メタルゲートの必要性とロードマップ

ゲート電極材料に関しても将来のスケーリングに関して大きいチャレンジがある。従来の Poly-Si ゲートに対し てはゲート空乏化を抑制していく必要があり、Poly-Si 中のドーピング濃度を上昇させていかなければならない ことが ITRS2005 でも引き続き要求されている。しかしながら、高濃度に不純物がドーピングされた Poly-Si 電極 の活性化処理はゲート絶縁膜やシリコン基板への不純物侵入(突き抜け)の観点から十分な注意が必要となる。 この点からボロンドープの SiGe ゲートの導入も検討されている。

上記のような工夫を加えながら Poly-Si あるいは SiGe ゲート電極を引き続き使用していくことは重要であるが、 ゲート空乏化や不純物侵入(突き抜け)を完全に抑制する手段として、メタルゲート電極の採用が望まれる。さ らに、メタルゲートでは High-k ゲート絶縁膜との組み合わせにおける Fermi level pinning を抑制できるとの期待 も大きい。

ITRS2005 における大きな変更点の一つにメタルゲートの実用化時期の変更と仕事関数の要求値が表に加 わったことが挙げられる。メタルゲートの実用化時期は、ITRS2003 および 2004Update では 2007 年であったが ITRS2005 では 2008 年に先送りされた(図表 5-4)。仕事関数の要求値は図表 5-5 から 5-7 の表にも記載されて いる通り、デバイス種類(HP、LOP、LSTP)毎、さらにデバイス構造(バルク、FD-SOI、Multi-gate)毎に新たに規 定されている。具体的には下記の通りである。

バルク:NMOS、PMOSともシリコンのバンド端から 0.2eV 以内 FD-SOI:Ei±0.15eV(HP)、Midgap(LOP)、Ei±0.1eV(LSTP) Multi-gate:Midgap(HP)、Midgap(LOP)、Ei±0.1eV(LSTP) (それぞれ、正の符号は NMOS、負の符号は PMOS の要求値を示す。)

これら値はシミュレーションにより各年代ごとに PIDS から示されたトランジスタ性能要求値を満たす最適仕事 関数を求め、それを世代毎に値が変わらないように調整したものである。(世代に関わらず一定の仕事関数と したのは、出来るだけメタルゲート材料を変更したくないという配慮で行ったものである。従って、ITRS2005 に 挙げられた数値は 0.1eV 程度の幅のある数値と考えられる。)バルクデバイスにおいては、いわゆるバンドエッ ジメタルが必要であり、NMOS/PMOS それぞれシリコンの伝導帯/価電子帯の端から 0.2eV 以内と規定された。 FD-SOI と Multi-gate トランジスタに関してはシリコンのバンドギャップのほぼ中央付近の値となる。ここで、 Midgap と示した場合には NMOS と PMOS に対して同じゲート材料が使えることを示しているが、Ei±0.1eV や Ei±0.15eV とは NMOS と PMOS で最適値が異なるので 2 種類のゲート電極材料(いわゆるデュアルメタルゲ ート)が必要であることを示していることに注意が必要である。

メタルゲートへの性能要求と開発動向および課題

メタルゲート技術への技術要求は、ゲートスタックのインテグレーション方式、ゲート材料、および使用するデバイスなどで異なり、状況は複雑である。

図表 5-8 には代表的な 3 つのインテグレーション方式の概要を示す。フルシリサイド(Fully silicided gate:

FUSI)は、従来の Poly-Si ゲートプロセスとの適合性が良く各所で最も検討されている方式である。シリサイド材料としては NiSi の検討が最も多い。メタルゲート形成後の高温活性化熱処理が無いことも FUSI を使いやすくさせる大きな要因であろう。High-k ゲート絶縁膜を FUSI に適用した場合には、Poly-Si ゲートと同様に Fermi level pinning が生じることが知られており、その対策が急務である。その対策の一つとして、ニッケルシリサイドのニッケルとシリコンの組成比を変え、ニッケルリッチなシリサイドにすることで Fermi level pinning を抑制可能なことが分かってきている。しかし、その仕事関数制御範囲はまだ十分とは言い難く、バンドエッジ付近の仕事関数を持つ方式は分かっていない。今後のメタルゲート実用化を考えた際には FUSI の仕事関数制御技術が急速に進展することが必須であり、これが実現されないと 2008 年実用化が危ぶまれる。

FUSI 以外の方式ではダマシンゲートやエッチドゲートと呼ばれる方式があり、バルクデバイスへの応用を考 えると NMOS と PMOS で異なるゲート電極を用いるデュアルメタル CMOS となる。この場合の電極候補材料と しては種々の金属材料が考えられ、初期評価の段階ではシリコンのバンドエッジに相当する仕事関数が得ら れている⁵。しかしながら、実際の CMOS 製造プロセスへの適合性(汚染、反応性、耐熱性)を考えると、純金属 として使えるものは少なく(Ru、Ta、W、Re などの報告があるが)、メタルナイトライド(TiN、TaN、HfN など)、メタ ルシリサイド(TaSi、HfSi、TaSiN など)やメタルカーバイド(TaC)などの化合物系が提案されている。また、2 種類 のメタルゲート材料を NMOS と PMOS で作り分ける手法の開発も必要となる。さらに、前述したようにデバイス 構造(バルク、FD-SOI、Multi-gate)毎に仕事関数の要求値が異なるため、バルク向けにはシリコンのバンドエッ ジ付近の材料、FD-SOI や Multi-gate 向けにはシリコンのバンドギャップ中央付近で仕事関数可変の材料に集 約させていく必要があると考えられる。

このようにデュアルメタルゲート向けの材料に関しては精力的な研究が進められてはいるものの、まだ材料の絞込みやインテグレーション方式の絞込みが十分とは言い難く、今後もプロセス構築とデバイス性能の両方を考慮しながら更なる開発の進展が必要である。



図表 5-8 メタルゲートのインテグレーション方式の概要

⁵ V. Misra et. al., Dual metal gate selection issues, Topical research conference on reliability, (2003)

5-6 ドーピング

5-6-1 ドーパントの注入技術とアニール技術

ドーピング技術は MOSFET のスケーリング則に従い、浅く、低抵抗な拡散層を形成することを目的として進歩してきた。近年から現時点に至るまで、イオン注入と RTA との組み合わせがその基本的な形成手法となっている。

ドーパントの注入技術に関しては、MOSFET の拡散層を精度よく形成するという目的のために、ドーズ量の 精密制御が可能である点でイオン注入に代わる方法は見当たらない。実際、ドーピングの将来技術としてプラ ズマドーピングが有力候補となってからは長いが、注入量、注入深さの制御が困難であることからなかなか実 用化されてこなかった。このような状況に対し、ガスクラスタードーピング(インフュージョンドーピング)が新たに 有力な候補技術として目されるようになってきた。ガスクラスタードーピング技術は、弱く結合させた原子あるい は分子を帯電させ、通常のイオン注入と同様に加速することで、基板への注入を行う技術である。B で浅く注 入可能なドーピング方法としては、BF3を用いる方法が古くに実用化され、また最近は B₁₀H₁₄ や B₁₈H₂₂などを 用いる方法も提案されているが、これらに比較してガスクラスターイオン注入技術では質量数がさらに数百倍 以上となるため、表面付近のみに高濃度の拡散層形成が可能となる。

ー方アニール技術に関しては、RTA 技術に加えて最高温度での温度保持を行わないスパイクアニールが 広く適用され、さらにミリ秒アニール技術としてフラッシュアニール、レーザーアニールの検討が進められてお り、一部実用化もされている。フラッシュアニール、レーザーアニールはいずれも浅く、高濃度の活性化を可能 にするため、いずれも極短時間の高温プロセスとなっており、その結果として昇温、降温の精密制御が実用上 の重要な課題となる。また加熱を基板表面側から行なうため、パターンによる温度ばらつきが発生する。そのた め表面に熱を吸収する層を設けるなどの対策が必要であり、これらも今後の検討課題となっている。

さらに先の世代の技術としては、高温短時間化を推し進めたプロセスとしてマイクロ秒アニール技術が、また 逆に低温長時間プロセスとして固相成長技術が候補となっている。ITRS2003 ではマイクロ秒アニールの開発 完了時期として2013年が想定されていたが、ITRS2005 では、2007年に大きく前倒された。一方固相成長技術 は2007年から2008年に後ろ倒しとなった。ミリ秒アニールの一つであるレーザーアニール技術の実用化検討 によって、並行してマイクロ秒アニール技術の検討も進んだことが前倒しの理由であろう。固相成長技術は、イ オン注入によって形成されたアモルファス層を結晶化するのに必要十分な、600℃程度での熱処理を行なうこ とによる方法であり、非常に容易なプロセスでドーパントを高活性化することができる。しかしながら接合リーク の要因となる点欠陥起因の除去が困難であり、その対策が確立できていない現時点では実用化には遠いと考 えざるを得ない。また活性化できるドーパント濃度も 1E21cm⁻³以上にすることは極めて困難であり、この点でも 高温プロセスであるマイクロ秒アニール技術は優位に立つ。このような技術上の違いが、それぞれの技術の前 倒し、後ろ倒しの要因となっている。

一方現実には、上記いずれにも該当しない拡散層の形成方法として、チャネル領域にストレスを発生される ことを目的として、ソース/ドレイン領域に in-situ ボロンドープト SiGe 層を埋め込む方法が用いられている。この プロセスによれば、急峻かつ高濃度で、活性化率も高い理想的なドーパントプロファイルを実現することができ る。現時点、この方法は Deep Junction のみに適用されているだけであり、extension への適用にはインテグレー ション上の工夫等さまざまな課題の克服が必要である。ITRS2005 では、将来技術の項目の一つとして in-situ doped junctions の項目が新設され、2007 年に Elevated junction の実用が想定されている。高移動度化を可能 とするとともに、接合リークの低減、シリサイデーションのための犠牲層形成までを同時に実現できることから、 有力な将来技術の一つであることは疑う余地はない。

ITRS2005 では High-k 絶縁膜の導入時期が 2008 年に後ろ倒されたが、デバイスの性能の向上を犠牲にす

111

ることなくこの後ろ倒しが可能となった一つの要因は、extension に対する要求値が大きく前倒したことにある。 例えば 2007 年の Drain Extension (x_j) として示されている値は、ITRS2003 では 13.8nm であったのに対し、 ITRS2005 では 7.5nm となっている。ITRS2003 まではゲート長が短くなるに従い、ゲート絶縁膜も薄くすること が可能であるとの見通しから、 x_j については(物理ゲート長×0.55)が要求値とされてきた。しかしながら ITRS2005 では、CET (Capacitance Equivalent Thickness)のスケーリングがゲート長に追いつけなくなった分、 x_j のスケーリングがアグレッシブなものとなっている。

ドーピングのためのさまざまな新規技術は、このようにアグレッシブな接合形成技術の進歩を助けるものであ る。ただし実際にドーピング技術の実用化を考えるにおいては、実験的に得られる値を実際のデバイスで得る ことが極めて困難である。これは、実際のデバイスにおける活性化のための熱工程の制約、あるいは拡散層形 成後の熱工程による不活性化等により、実験的に実現される拡散層のプロファイル、シート抵抗を実デバイス 上で得ることができないことによる。接合形成に関する学会等での発表の多くは、パターンのない基板上での 実験によるものである。浅く、高濃度の拡散層を形成するためのプロセスの構築において、特に新規ドーピン グ技術の導入を考える場合には、実際のデバイス作成に必要な境界条件をよく把握した上で、実験的に得ら れた結果からの乖離があることを十分に念頭に置く必要がある。

5-6-2 ドーピング技術におけるシミュレーション

ドーピング技術において、素子の微細化に伴うばらつきの抑止がますます重要な課題として挙げられる。ば らつきの要因としては、ドーパントを連続体ではなく離散体として取り扱わねばならないことによるもの、ゲート のパターンのエッジ荒れ、いわゆる LER (Line Edge Roughness)等に代表される加工形状のばらつきによるも の、およびその結果としてドーパントのプロファイルにも横方向拡散長などにばらつきがあることを考慮する必 要があることによるものがある。ゲート長が長ければ、不純物を離散的に扱う必要もなく、LER も問題にはなら ず、また不純物の揺らぎも MOSFET の特性に影響を与えることはない。

図表 5-9、5-10 に、プロセス揺らぎがない場合でも生ずる閾値電圧のばらつきを、ドーパント分布の一例と合わせて示した。プロセス揺らぎがない場合でもドーパントが本質的に離散的なであるため、標準偏差が 28mV もの値となっている⁶。

さらに現実には揺らぎを完全に抑えることなどできない以上、素子動作上抑止すべき揺らぎがどこにあるか を把握することが、プロセス構築のために重要となる。そのためのツールとして、揺らぎを仮想的に再現するこ とのできるシミュレーションが有力な手法であり、その結果をベースとして、プロセス改善の方向性を決定して いくことが可能となる。図表 5-11、5-12 に、実際に得られている結果を基にした LER を取り込んで、ゲート長と アニール手法を変えたときに、閾値のばらつきがどのように変化するかをシミュレーションした結果を示した⁷。 ゲート長が短いほど、また活性化手法としてスパイクアニールに代えてフラッシュランプアニールを用いること で閾値のばらつきが大きくなっていることがわかる。これらは、ゲート長が短くなることで、ゲート長に及ぼす LER の影響が無視できなくなること、またさらに、活性化手法としてほとんど全く拡散の起こらないミリ秒アニー ルを用いた結果として、従来であれば熱工程でプロファイルが平均化されたのに対し、LER の影響がそのまま 反映された横方向に揺らぎのあるプロファイルのままで MOSFET が作成されてしまうことによる。

これらの結果は、浅く、低抵抗で急峻なプロファイルを形成するというドーピング技術がこれまで目指してき た方向に加えて、素子特性上のばらつきを適切に抑止することのできるプロセスの探索が必要であることを端

⁶ M. Hane and T. Ikezawa, Proc. International Workshop on Junction Technology, p.75, 2002.

⁷ M. Hane, T. Ikezawa, and T. Ezaki, "Coupled Atomistic 3D Process/Device Simulation Considering both Line-Edge-Roughness and Random-Discrete-Dopant Effects", Proc. SISPAD 2003, pp. 99-101, (2003)

的に示した結果であり、今後ますますドーピング技術の開発におけるシミュレーションの有効性が増していくものと予想される。



図表 5-9 1050℃のスパイク アニール後のドーパント分布の例





Lg= 45nm, FLALg= 65nm, Spike-Annealing σ LER = 0nmSD0.5V σ LER = 2nm σ LER = 2nm σ LER = 2nm σ LER = 2nm

図表 5-11 熱処理手法の違い による閾値ばらつきの LER 依存性

5-7 Etch

ITRS2003 から継続した議論がなされてきたゲート CD 制御の課題は、2004 年に Chip Size and Technology Node Study Group(CSTNSG)により行われた各メーカーへの調査結果に基づき、2005 年度版では見直しが行われた。前回の ITRS2003 では線幅の 10%の制御を必要とするとしたままであったが、これに対して調査結果は、10%(3σ)の制御は困難であるという調査結果であった。また、現実のデバイス生産が 10%を多少越えるバラツキであっても成り立っている実状も踏まえて、米国の FEP、PIDS、Lithography、Design の各 WG が中心となって検討を重ねた結果、ITRS2005 においてゲート CD 制御は線幅の 12%(3σ)とすることに決定した。

バラツキの決定に先立ち、同様に懸案であった線幅制御の配分(リソグラフィ 80%:エッチング 20%)に関し

図表 5-12 熱処理手法とLER の違いによる チャネル領域のポテンシャルの分布の依存性

ても議論が行われ、改定がなされている。ITRS2003 で改定した配分を再度適正化するためであるが、背景には 90nm ノードのデバイス製造において、レジスト寸法は ITRS の掲げる寸法よりも大きなサイズで行われているという実状がある。最終のゲートCD 値は変更することなく、レジスト寸法を現実に即して幾分大きめの値に修 正を加えることにより、リソグラフィ75%:エッチング 25%とすることに決定した。CD 制御を 12%(3σ)とする改訂と総合すると、リソグラフィ、エッチングのいずれも ITRS2003 よりも緩和された数値となっている。これらの修正を図表 5-13 にまとめた。

CD 制御の議論を煩雑にしているもうひとつの課題である、前述のパターンのエッジ荒れ、いわゆる LER (Line Edge Roughness)とLWR (Line Width Roughness)は、ますます重要性が高まる一方、慎重な議論が必要 である内容でもあるため、ITRS2005 では重要性を強調した記述に留まっている。FEP WG では 2004 年度に 計測の観点からLER/LWR を議論したが、今年度は LER/LWR が素子特性に及ぼす影響について調査・議論 を行っている。従来、トランジスタ特性のバラツキを左右するのがゲート CD であったが、微細化に伴い LER/LWR が無視できないと指摘する報告が増加しており、ロードマップとしての定量化の加速が必要である。 しかしながら、トランジスタ特性に影響する LER/LWR を決定するのはゲートエッジの形状ではなく、最終的に 形成された拡散層の形状である。これに影響するパラメータは、ゲートの加工形状はもとより、ゲート poly-Si の グレイン配向、イオン注入の角度やエネルギー、熱拡散処理の方法など多様なプロセス因子を考慮する必要 があることが判明した。今後、LER/LWR の取り扱い方から検討を開始して、議論を深めて行く必要がある。



図表 5-13 ゲートCD バラツキ制御の変遷

5-8 DRAM

歴史的に、DRAMが3年ごとに4倍の容量を達成したのは以下の理由による。

- 1. 最小加工寸法の縮小(2倍)
- 2. チップサイズの拡大(約1.4倍)
- 3. セルエリアファクタとセル効率(全メモリセルエリア/チップサイズ)の改善(約1.4倍)

しかしながら、チップサイズの拡大は経済的な理由により困難になっており、セルファクターの改善もレイア ウトの物理的な限界が近づいていることにより鈍化している。

図表 5-14 は 2005 年度版における、DRAM スタック型キャパシタ技術の解決策候補を示したものである。2003 年

度版と比較して、高誘電率材料として 65nm 世代までに HfO₂、45nm 世代までに TiO₂が新たな候補材料として加わった。それ以降については現在も技術開発が精力的に続けられているが、キャパシタ絶縁膜の材料選択は継続的な課題となっている。90nm ノード以降においては、酸化に対する耐性の向上、および、望ましい微細構造の形成を目的として Pt、Ru、TiN、RuO₂、IrO₂のような金属や金属窒化物/酸化物がストレージノードの下部 電極とした MIM 構造が必要となる。

図表 5-15 に DRAM スタック型キャパシタ技術ロードマップの 2005 年度版と2003 年度版(及び 2004 年度ア ップデート版)の比較を示す。セルサイズファクター a は 65nm ノードの終わりまで 8 を維持し、2003-4 年 当時に予想されたよりもゆっくりとスケーリングされる。また、65nm ノード以降において前記 a ファクターは 6 のままであると予想されている。a ファクター、比誘電率、高誘電率材料等の見積もりは PIDS WG が中心と なって実施した製造メーカー各社へのアンケート調査結果及び R&D の現状から予測したものである。

近年従来型 DRAM においては、容量を維持しながらセルシュリンクを続けることが困難になりつつある。また、セルの微細化に伴う寄生抵抗の増大や CMOS 工程後に追加されるキャパシタ工程によりコスト上昇とトランジスタ性能劣化を招き、標準 CMOS ライブラリが使えないという問題があった。今後微細 MOS で導入が有望 視されているSOI基板を用いて、CMOS プロセスのみで作製可能なシュリンクの容易な FBC (Floating Body Cell)など、新構造 Cell 技術開発がどこまで進むかについても注目される。

	2005	2006	2007	2008	2009	2010	2011	2012	2013	2014	2015	2016	2017	2018	2019	2020
DRAM M1 ½ -pitch (nm)			65			45			32			22			16	
Top Electrode		Metal: Ti, TiN, W, Pt, Ru, RuO ₂ , IrO ₂ ,														
Capacitor Dielectric Material	Al ₂ O ₃ ,	$_2O_3$, HfO ₂ , Ta ₂ O ₅ Ta ₂ O ₅ , TiO ₂ Ultra high κ ; new materials, strontium -based, perovskites														
Bottom Electrode					Me	tal: Ti,	TiN, W	/, Pt, F	≀u, Ru0) ₂ , IrO ₂	2, other	s				

図表 5-14	2005年度版における、	、DRAM スタック型キャパシタ技術の解決策候	補

Year of Production	04	<i>05</i>	<i>06</i>	0 7	08	<i>09</i>	10	11	12	13	14	15	16	17	18	<i>19</i>	20
Cell size factor a																	
2003/2004 ITRS	8.0	7.5	7	7	6	6	6	6	6	6	6	6	6	5	5		
2005 ITRS		8	8	8	6	6	6	6	6	6	6	6	6	6	6	6	6
Dielectric constant	t																
2005 ITRS	22	40	50	50	50	50	50	60	60	60	80	80	80	100	100	100	100
2005 ITRS 22 40 50 50 50 60 60 60 80 80 100																	
2003/2004 ITRS	ALO/	ГАО			ALO	D/TA	.O/ot	hers					new	mat	eria	l	
2005 ITRS		Al ₂	О _{3,} Н Га ₂ О	fO _{2,}	Ta ₂	2 0 5, 7	TiO ₂	ultr	a-hig	gh-k,	new	mate perov	erials vskite	s, stro es	ontiu	m-ba	ised,

図表 5-15 DRAM スタック型キャパシタ技術ロードマップの 2005 年度版と 2003 年度版 (及び 2004 年度アップデート版)の比較

5-9 FLASH

NAND フラッシュメモリは、新たな用途を次々と開拓し爆発的な成長を続けている。米調査会社アイサプライ は 2006 年のメモリー市場を 531 億ドル (DRAM: 239 億ドル、NAND: 153 億ドル、NOR: 88 億ドル)と予測して いる。また DRAM が前年比約 5%のマイナス成長であるのに対して、NAND は 41%増、NOR は 12%増とプ ラス成長となる見込みである。さらに将来的にも NAND は微細化を加速し、小型 HDD 代替に向け大容量化に 突き進むであろう。 2005 年度版では、製品出荷実績や技術発表をもとに 2003 年度版と比較して大幅に改定さ れている。特に過去においてフラッシュメモリは、CMOS や DRAMの技術世代に対して遅れる傾向にあったが、 もはやその遅れはなく、むしろ微細化を推進できるルールについてはよりアグレッシブである(図表 5-16)。

Year of Production	2005	2006	2007	2008	2009	2010	2011	2012	2013
DRAM ½ Pitch (nm) (contacted)	80	70	65	57	50	45	40	36	32
MPU/ASIC Metal 1 (M1) ¹ / ₂ Pitch (nm)(contacted)	90	78	68	59	52	45	40	36	32
Flash technology generation NOR/NAND - F (nm) [A]	80/70	70/65	65/55	57/50	50/45	45/40	40/35	35/32	32/28

図表 5-16 各デバイス(DRAM/MPU/FLASH)における代表値のロードマップ比較

FLASHのロードマップは、ITRS2001 年版で初めて作成され、2003 年度版で技術世代を明確に定義した。NAND、 NOR それぞれの独自性や構成の違いにより、技術世代の定義、言い換えれば最小加工寸法の意味が両者で 必ずしも同じではないからである。NAND フラッシュでは最適な加工寸法の定義は、メモリーセルのハーフピッチ である。図表 5-17 の例に示すように、ビットラインに対して平行にメモリーセルの断面を見たとき、2 層目のポリシリコ ン(ワードライン)のハーフピッチである。



図表 5-17 NAND フラッシュメモリの最小加工寸法

一方 NOR フラッシュでは、最小加工寸法の定義は各生産者間で用いているセル構造が異なるため簡単ではない。図表 5-18の例で示すように、NOR フラッシュでは以下のような最小加工寸法の定義が用いられる。

- 2層目ポリシリコン(ワードライン)と平行に断面を見たときのメモリーセルのハーフピッチ
- ワードラインに沿った方向に見たときの1層目ポリシリコンの間隔

最小のコンタクトホールサイズ



図表 5-18 NOR フラッシュメモリの最小加工寸法

NANDとNORフラッシュメモリの最重要課題は、セル領域の縮小に伴い、メモリーセルを形成する上でキーとなる2つの絶縁膜であるトンネル絶縁膜とPoly-Poly間絶縁膜の膜厚を薄膜化することである。

トンネル酸化膜は、データ保持特性や要求される書き込み/消去回数を保証するために十分に厚くしなければ ならないが、書き込み/消去特性向上のために薄膜化しなければならない。また Poly-Poly 間絶縁膜の膜厚は データ保持特性を保証するために十分に厚くしなければならないが、一定のカップリング比率を保証するため に薄膜化しなければならない。これらのトレードオフの課題がスケーリングを困難にしている。

特にカップリング比率 α g (浮遊ゲート容量に対する制御ゲート容量/ソース、ドレイン、基板容量に対する総フ ローティング容量)は、NAND と NOR フラッシュの両方で 45~40nm 技術世代から重大な問題として顕在化す る。二つの隣り合った浮遊ゲート(Poly1)間スペースが小さくなると、現状の技術では、制御ゲート(Poly2)が Poly1 の縦側壁を覆うことができなくなる。Poly1 と Poly1 の縦側壁にある Poly2 との電気的カップリングの不足 は結果として α g の劣化となり、代償として Poly-Poly 間絶縁膜厚の薄膜化要求がさらに強くなる。この状況を 図表 5-19 に示す。



図表 5-19 45nm 世代におけるフラッシュメモリの Poly-Poly 間絶縁膜厚

現在の Poly-Poly 間絶縁膜の技術は、主に熱処理と CVD で形成する酸窒化膜を基にしており、積極的な EOT 減少はデータ保持特性を許容できないため、恐らく不可能と思われる。したがってこの段階で High-k 材料の導入が必要であろう。代わりに制御ゲートに対して、高いカップリング比率を維持する新しい浮遊ゲート構造やポリシリコンとは異なる電荷保持材料が潜在的な解決策となる。この観点から 45~40nm 技術世代は、従来手法とメモリーセル構造の変革による新しい解決策の両面で転機になるであろう。

5-10 FeRAM

FeRAM の表は、2001 年版は製品出荷または製品出荷表明にほぼ沿ったロードマップであったが、2003 年版および 2004 年アップデート版では学会発表を含めた技術発表に沿ったものとなった。2003 年度版が技術 発表による傾向をロードマップとしたのは以下の理由が挙げられる。

- 1. ユーザー限定による出荷であるため、製品の詳細情報がつかみにくい。
- 2. 市場にあわせて低容量にシュリンクしており、そのまま表にすると技術ロードマップとして不自然。
- 3. 技術的には製品レベルであるが市場をにらんで出荷を見送っている場合が多い。
- 4. 2003 年版に、製品出荷をまだ行っていない MRAM が技術発表を元に表を掲載。 MRAM との整合性を 考えた。

しかし、2003 年版ロードマップでは 2004 年に 64Mbが demonstration sample として挙がっているのに対し、 実際に出荷された製品は 1Mb であり、乖離が著しいことがわかった。そこでミュンヘン会議において STRJ 側 からこの問題を是正すべく修正案として、DRAMと同じ基準の「先行2社月産1万個」案、ITRS2003 年 FeRAM と同じ基準の「Demonstration sample」案、「先行1社月産1万個」案を提示した。その結果、PIDS との cross cut で DRAM と同じ基準の「先行2社月産1万個」にする案が受け入れられた。

一方、図表 5-20 に示すように市場規模では確かに混載品の方が単体品より大きいが、開発においては単体品の方が先行しているのでこれを指標とすべきと主張した。





しかし、「市場でマイナーな単体品を指標にするのはおかしい」、「DRAM、FLASH、SRAMの replacement と してとらえるのは間違っている」との意見も出た。ITRS の読者が DRAM、FLASH と同様に FeRAMの Table を 見てしまうことを避けるべきとの考えである。そこで、「混載品、単体品にかかわらず FeRAM の最初の製品のタ イミングを TN とする(先行 2 社月産 1 万個)」ことに決まった。FeRAM の表の数値は STRJ PIDS が FeRAM メ ーカーからのアンケート結果に基づいたものである。その他 ITRS2005 における主な変更点として、強誘電体 材料からくる電荷量の上限 30 μ C/cm² に達した時点、すなわち 2010 年に 3D 化が必要と判断した。以上の議 論に基づき、改訂された FeRAM Table の抜粋を図表 5-21 に示す。

ITRS2006 Update に向けての課題としては、STRJ PIDSとFEP の量産ベース FeRAM の継続的調査が挙げ

られる。

また当然のことながら、先行 2 社月産1万個という基準は他のメモリにも適用されるべきであるが、MRAM や 2005 年度版に組み入れられた PCM(phase change memory)には適用されていない。基準をどう扱うかは 2006 年にかけての課題となる。

Year of Production	2005	2006	2007	2008	2009	2010	2011
Feature size (µm) [A]	0.13	0.11	0.1	0.09	0.08	0.065	0.057
Cell area factor: a [D]	34	34	30	30	30	24	24
Capacitor active area (µm²) [G]	0.32	0.23	0.158	0.128	0.101	0.076	0.069
Cap active area/footprint ratio [H]	1	1	1	1	1	1.55	1.85
Capacitor structure [J]	stack	stack	stack	stack	stack	3D	3D
Minimum switching charge density (µC/cm²) at V _{op} [M]	11.4	14.2	19	22	26	30	30

図表 5-21 ITRS2005 FeRAM Table の抜粋

5-11 まとめ

STRJ FEP WGの2005年度活動をSTRJワークショップでの報告とヒアリングから得られた技術動向を中心にまとめた。本年度のワークショップでは、ITRS2005の主な変更点とゲートスタック関係の技術動向を重点的に報告した。

ITRS2005 は、デバイス構造のパラレルパスに対応した形でゲートスタック技術への要求が細分化して記述 されるようになったこと、CD制御の緩和とリソグラフィ/エッチング間配分の見直し、およびFeRAMのTNの定 義変更(「混載品、単体品にかかわらず」先行2社月産1万個)等が主な変更点である。ゲートスタックは着実な 進展が見られ、High-k の課題だった低移動度も問題のないレベルに達している。しかしながら、ITRS2005 で 提示されたメタルゲートと High-k の 2008 年同時導入は容易ではない。

ITRS2006 Update ではこの導入時期の再検討、実態調査に基づいた DRAM のキャパシタ絶縁膜材料の見直し等が課題である。

付記

日本担当の DRAM はスタック型キャパシタなのでトレンチ型キャパシタ(ヨーロッパ担当)には触れなかった が、ITRS2005 本文ではトレンチ型キャパシタで必要とされる容量が従来の 35fF から 28fF に変更になっている。 これは、ITRS2004 Update まではスタックは必要最小値、トレンチは典型的な値となっていたのを必要最小値 に統一したためである。ITRS2005 の改定で米国、ヨーロッパの委員と議論している際、スタック型キャパシタの 必要値 25fF との違いが話題になり、記載を見直すとスタック型では最小値となっているのに対し、トレンチ型で はそうなっておらず、基準が異なっていたのが明らかになった。ヨーロッパの委員によると容量は経験的に典 型的な値の 20%程度ばらつくことから、最小値として 7fF を減じて 28fF と修正された。

謝辞

最後になりましたが、お忙しい中ヒアリングで講師を務めて下さった先生方のお名前を記して感謝の意を表 します。ありがとうございました。

(ヒアリング順)	
大口径ウェーハ	高田清司氏(元 SSi)
Metal Gate	奈良安雄氏(Selete)
High-k	丹羽正昭氏(松下)
金属汚染	滝山真功氏(Siltronic)
LER、LWR vs. Tr 特性	羽根正巳氏(NEC)
LER、LWR vs. Tr 特性	福留秀暢氏(富士通研)
Capacitorless DRAM (SOI DRAM)	浜本毅司氏(東芝)
SOI を使用した LSI	井田次郎氏(沖電気)
ウェーハのハンドリング	小松省二氏(アクティオン)
3D-LSI 技術の開発状況	元吉真氏(ザイキューブ)