

第 15 章 WG12 ERD


15-1 はじめに

MOSFETの微細化が急速に進みスケーリングの限界がささやかれる中、従来にない全く新しい材料の導入、MOSFETとは全く異なる原理で動作するデバイス技術、従来のデジタル回路とは全く異なるアーキテクチャに基づく情報処理等の研究の必要性がますます高まっている。これに応えるため、ITRSでは2001年版よりPIDSの章の中にEmerging Research Device (ERD)の章を設け、将来の新材料・新原理デバイス技術に対するガイドラインを示してきた。ERDの章はITRSが改訂される度に重要性を増し、2005年版のERDの章は、ついにPIDSの章から独立し単独の章となった。日本のSTRJでは、2001年ころからWG-6のPIDSの中にERDの担当者をおき、ITRSのERDの章作成に関わってきたが、2006年2月にPIDSから独立する形でERDの新しいWGを発足させることとなった。

15-2 WG-12 (ERD)の発足とその位置付け

STRJのWG-12 (ERD)は、2006年2月に発足した。主査は特別委員の平本俊郎(東京大学)が務める。他のWGと大きく異なる点は、これまでVLSIとは縁の薄かった新規材料・新原理デバイス、新アーキテクチャ等を扱うことである。そのため、本WGには企業委員に加えて大学や独立行政法人の特別委員が多い。STRJ(委員長:石内氏)への報告義務を有するとともに、ITRSのERD-WG(リーダーはSRCのJ. Hutchby氏)とも綿密に連絡をとりながら活動を進めている。

一方、本WGにはもう一つの役割がある。それはINC(International Nanotechnology Conference)関連の業務である。この国際会議は、ナノテクノロジー関連の国際的な協調や情報交換を支援することを目的とする国際会議で、2005年6月に第1回が開催された(INC1)。現在、米国、EU、日本の3極が正式に参加している。2007年4月にはベルギーで第3回目の会議(INC3)が開催される予定である。JEITAでは、INC関連の活動を行うため、INC-WG(委員長は東芝の開氏)を設置している。さらに、INCには、国際的なナノエレクトロニクス関連の研究活動を調査するIPWGN(International Planning Working Group for Nanoelectronics)が設置されており、3極のナノテクノロジー研究の調査の他に、ナノエレクトロニクスのResearch Needsの議論を行っている。本WG-12(ERD)では、JEITAのINC-WGに付属して技術的な議論を担当するとともに、IPWGNの日本側担当WGも兼ねている。




図表 15-1 本 WG-12 (ERD)の位置付け

本 WG の位置づけを図表 15-1 に示す。本 WG は、STRJ、ITRS の ERD-WG、JEITA の INC-WG、INC の IPWGN の 4 つの委員会に付属していることになる。


なお、最近の新材料技術の重要性を鑑み、STRJ に新たに WG-13 (ERM, Emerging Research Materials) が 2006 年 11 月に発足した。委員長は栗野氏(富士通)である。本 WG-12 (ERD) は WG-13 (ERM) と密接に連絡を取りながら活動を進めている。

15-3 ITRS における ERD のスコープとその変遷

図表 15-2 に ITRS における ERD のスコープを模式的に示す。ERD の考え方は、各種メモリ、ロジック、アーキテクチャ技術を用いて全く新しい情報処理のコンセプトを模索することである。ITRS の 2003 年版では、図のようにダブルゲート MOSFET などの微細 CMOS デバイス技術がスコープに含まれていた。ところが、2005 年版では、これらの微細 CMOS 技術が ERD のスコープから外れ、PIDS の章に移管された。これは、ノンクラシカル CMOS と呼ばれていたひずみ Si による移動度向上策や FinFET 等のマルチゲート MOSFET が PIDS の章でスケールアップと性能向上を維持するために必須の技術とみなされ、もはや Emerging な技術ではないという認識が広まったことによる。代わって、新材料が ERD のスコープとしてクローズアップされることとなった。その結果、2005 年版では ERD の章が、CMOS を超えるいわゆる”beyond CMOS”を目指すための章に変わったことになる。




(a) 2003 年版



(b) 2005 年版

図表 15-2 ITRS における ERD のスコープ



図表 15-3 ERD に求められる特性, 機能と状態変数

図表 15-3 は、2005 年版で議論された ERD に求められる特性と機能をまとめたものである。これまで CMOS 等の電子デバイスは主に電荷の移動により情報処理を行ってきたが、CMOS を超えるデバイスでは、電荷だけでなくスピン状態、分子状態、強相関電子状態、位相状態等を積極的に用いることが重要であるとされている。CMOS との互換性も必要な特性の一つに挙げられてはいるが、ITRS の 2005 年版では章全体が「CMOS の延長」の議論よりも「Beyond CMOS」を強く指向していることがわかる。

15-4 2007 年版 ITRS に向けての議論

ITRS の ERD の章は、大きく分類するとロジックデバイス、メモリ、新材料、新アーキテクチャに分けられており、それぞれの節で将来の重要技術についてその可能性と課題を論じている。2005 年版において候補として挙げられている技術と WG-12 での担当委員を図表 15-4 にまとめた。このように ERD でカバーすべき分野は極めて多岐にわたっている。2007 年版に向けて日本独自の考え方を WG-12 (ERD)で議論し、それを ITRS の ERD-WG でも発言を行っている。

メモリ		材料	高木
ナノ浮遊ゲート	平本, 小瀧, 栗野	1D電荷状態	栗野, 二瓶
トンネル障壁		スピン注入	川端, 屋上
高誘電体FET	林	強磁性	川端
抵抗変化	秋永, 屋上	強相関電子	秋永
ポリマー		分子	
分子	和田	作成・評価	
ロジック		アーキテクチャ	浅井哲
1D	小瀧, 栗野, 二瓶	QCA	
共鳴トンネル	水田	CNN	浅井哲
単電子	平本, 水田, 内田	再構成可能	
分子		バイオ	浅井哲
強磁性ロジック		量子計算	栗野
スピンTr	菅原		
RSFQ	日高	MEMS	小瀧
		非技術・戦略	河村

図表 15-4 ERD でカバーする技術分野と WG-12 (ERD)の担当委員

2007 年版の ERD の章については、年 3 回の Face-to-Face Meeting と月に 2 回の電話会議で議論が進められている。このうち、メモリにおいては、ナノ浮遊ゲートメモリは技術的に進んでいるため PIDS へ移管されることが既に決まった。新材料を用いた不揮発性メモリは、さまざまな材料・タイプのメモリが学会等で議論されてお


り、従来のメモリの分類は必ずしも適切でなくなっている。今後は、容量が変化するタイプと抵抗が変化するタイプに分けて議論がなされる予定である。また、機械的な動きでスイッチをオン・オフするナノメカニカルメモリも候補に挙げることが決まった。

一方、ロジックデバイスでは、超伝導を用いた SFQ (Single Flux Quantum) が 2005 年版で候補から外れた。これは、一部のヨーロッパの企業で SFQ が実用化されたとの情報があったためであり、SFQ の可能性を否定したのではなく、むしろ SFQ が ERD を卒業したと解釈されている。ところが、日本の ERD-WG の調査により SFQ はまだ実用化されていないことが明らかとなり、現在、日本側から SFQ をロジック候補の表に 2007 年版で載せることを要請している。SFQ は半導体以外で集積化が実証されている唯一の回路であり、特定の回路応用では CMOS を凌ぐ性能が期待されている。ただ、現在ロジック候補に挙げられている技術は図表 15-4 にも示したとおり SFQ に比べるとあまりにも技術的に未熟であり、SFQ をそのままロジックの表に戻すことは不適切である。次に述べるマクロファンクションの一例として表に載せる予定である。

ITRS の ERD-WG でも日本の WG-12 (ERD)でも、CMOS を超えるロジックデバイスについて議論を重ねてきた。候補としては図表 15-4 のような技術が挙げられているが、議論すれば議論するほど、ブール代数ロジックを実行する限りにおいては CMOS を超える技術はない、という結論に行き着くこととなった。日本からは、早くから次節で詳説する”New Functions Added to CMOS”の考え方を提案している。これは、CMOS では実現不可能な新しい機能を CMOS に付加することであり、CMOS と新技術との融合を意味している。ITRS でも、2007 年版ではこれに近い概念としてマクロファンクションの考え方を導入することが検討されている。

ある特定の機能(例えばパターン認識)においては、ブール代数を用いずに非線形デバイスのネットワークを用いた方が効率が良いことがわかっている。そこで、CMOS を補完するという意味で、新しくマクロファンクション集積化の概念が検討されている。図表 15-5 にマクロファンクションの概念図を示す。これは、従来の汎用プロセッサのみからなるチップに代わり、汎用プロセッサのまわりにアプリケーションスペシフィックなプロセッサを有するマクロファンクションを集積したものである。先に述べた SFQ はこのマクロファンクションの一例である。

ロジックデバイスの節では、従来通りのロジックの技術候補の表に加えて、このマクロファンクションの候補の表も作成する予定である。従来通りのロジックの技術候補は、ブール代数ロジック以外の情報処理を念頭におき、新デバイスの可能性を主に議論する。マクロファンクションの技術候補では、CMOS を補完する機能と CMOS への集積化が主に議論される。



図表 15-5 CMOS を補完するマクロファンクションの考え方

15-5 ナノエレクトロニクスマップの作成

日本の WG-12 (ERD)独自の活動として、将来の集積デバイスの重要技術を時間軸上でまとめたナノエレクトロニクスマップの作成を行っている。これは現状の CMOS を基盤とするロジックデバイスの将来を俯瞰したもので、メインストリームの集積情報処理デバイスを対象としている。メモリは含まない。

15-5-1 ナノエレクトロニクスの旧バージョン

図表 15-6 に最初に本 WG-12 (ERD)で作成したナノエレクトロニクスマップを示す。大きく分けて将来技術は 3 つに分類されると考えられる。

(a) CMOS の延長技術


現状では当然のことながら集積デバイスとしては CMOS が中心であり、さらに新材料や新構造の導入により発展することが期待される。これは「1. CMOS の延長技術」に分類される。一方、将来を見渡すと、リソグラフィの依存しない自己形成技術を利用したナノワイヤ FET やナノチューブ FET が実現される可能性がある。これらは発展途上の研究課題であるが、もしナノチューブトランジスタが実現されたとすると、動作原理は CMOS と同じ FET であるので、これらは「1. CMOS の延長技術」に分類されるべきである。なお、この分類は、ときに More Moore と呼ばれることがある。

(b) Beyond CMOS

さらに将来を見渡すと、CMOS ベースではないデバイスとして RTD (共鳴トンネルデバイス) は SET (単電子トランジスタ) が候補として挙がる。これらは CMOS ベースではないが電荷の有無によって情報処理を行うので「電荷ベース」である。さらに先には電荷ベースではないデバイスとしてスピンや分子を利用したデバイスが挙げられる。これらはいわゆる Non-charge device である。以上のデバイスは CMOS ではないので、「3. Beyond CMOS」に分類される。

(c) New Functions Added to CMOS

一方、上記 2 つの分類に属さない新しい可能性も存在する。それが CMOS への新機能追加の考え方であり、「2. Added to CMOS」と呼ぶ。CMOS では不可能な新しい機能を、新技術との融合により付加する。ここでは、あくまで基盤は CMOS 技術であり、CMOS 技術に新しい技術が融合する。融合する技術は、MEMS のような既存の技術でも良いし、新規デバイスでもよい。この考え方は、More Than Moore と呼ばれる考え方に極めて近い。




図表 15-6 ナノエレクトロニクスマップの旧バージョン

15-5-2 新ナノエレクトロニクスマップの作成

議論を重ねた結果、最初に作成した図表 15-6 のマップは、いくつか重要な点で問題があることが明らかとなった。一つは、「1. CMOS の延長技術」が途中で途切れ「3. Beyond CMOS」に置き換えられるという印象を与えることである。先に述べたとおり、ブール代数ロジックを実行する限り、CMOS を超える集積デバイスは簡単には実現しないと考えられ、もし実現したとしても CMOS を置き換えるのではなく、CMOS 基盤技術に融合していくと考える方が自然である。二つ目の問題点は、このマップでは新技術が CMOS に融合していくという印象を全く与えないことである。

そこで本 WG-12 (ERD)では、新たにナノエレクトロニクスマップを作成した。それを図表 15-7 に示す。用いる言葉は、2005 年 ITRS の IRC で用いられた”More Moore”、”More Than Moore”に置き換えている。前者は CMOS の延長技術であり、後者は CMOS への機能追加・融合である。

この図では、中心に More Moore が基盤技術として存在し、それが将来的に基盤であり続けることを示している。一方、MEMS やセンサ等の新技術(これを More Than Moore Elements と呼ぶ)が CMOS と融合し、”More Than Moore”という新しい技術体系が CMOS 基盤技術に付加されることを示している。同様に Beyond CMOS も、スピンや分子等の Beyond CMOS Elements が CMOS と融合し、”Beyond CMOS”という新しい技術体系を構成する。但し、Beyond CMOS Elements の一部は CMOS と融合せず、単独で集積デバイスを構成する可能性も残されているので、これらの単独技術も Beyond CMOS として図に残してある。More Than Moore と Beyond CMOS を合わせた More Moore の基盤 CMOS 技術は、あらゆる技術が CMOS に融合したもので、”Extended CMOS”と呼ぶべき将来の究極の CMOS の姿であると考えらる。アプリケーションによって必要な技術がさまざまに形を変えて集積化されるものと思われる。



図表 15-7 ナノエレクトロニクスマップの新バージョン。More Moore, More Than Moore, Beyond CMOS の関係を表している

前節で述べたとおり、ITRS の 2007 年版ではマクロファンクションの考え方が導入される予定であり、新技術を CMOS 技術の融合の重要性が強調される。一方、いまのところ、2007 年版では、従来通りのロジック候補の表が掲載される予定であるが、これらのロジック候補と CMOS との融合の重要性には言及されない予定である。これらのロジック候補は、図表 15-7 では Beyond CMOS であり、本 WG-12 (ERD) ではこれらも(一部を除いて) CMOS と必ず融合していくと考えている。この CMOS との融合の考え方を今後の Face-to-Face Meeting 等で主張していく予定である。

15-6 まとめと今後の課題

新しく発足した WG-12 (ERD) の活動内容を紹介した。ITRS の ERD の章は 2005 年版で従来のノンクラシカル CMOS 中心の考え方から、CMOS を凌駕する Beyond CMOS の考えに大きく梶を切った。ところが、議論を重ねるうち、CMOS を凌駕する情報処理デバイスは簡単に実現しないことがますます明らかとなり、2007 年版に向けた議論では、新原理・新材料デバイスの基礎研究の重要性を認識しつつも、CMOS 技術と新デバイスの融合の考え方が支配的になりつつある。

一方、WG-12 (ERD) では、独自にナノエレクトロニクスマップを作成中である。そこでも、新技術と CMOS 技術の融合の流れが目に見える形で表されるよう工夫されている。図表 15-7 のナノエレクトロニクスマップは、まだ時間軸の数字も重要技術の具体例も書かれていない未完成版であるが、本 WG での議論がうまく反映されていると考えている。平成 19 年度は、このマップに技術の具体例をマッピングするとともに、ロジックデバイスのみでなくメモリやアーキテクチャも含むナノエレクトロニクスマップを作成し、我が国が力を入れるべき重要分野を明らかにしていく予定である。