システム・デザイン・フォーラム2011開催(2011/11/17)のご案内

半導体技術委員会EDA技術専門委員会では、最新のEDA技術・設計技術の普及促進を目的とした「EDA標準化フォーラム」を1990年に発足させ、 以降、EDSFairとの同時開催による「システム・デザイン・フォーラム」として開催しております。 今年も、大幅に衣替えするEDSFair 2011 Nov.(11/16-18)の中で開催されます。

今年度の発表概要を、以下にご紹介いたします。

  • EDAの標準化: SystemVerilogやSystemCといった設計言語の標準化に加え、UVMやTLM2.0といった設計手法の標準化動向について
  • LSI・パッケージ・ボード相互設計WG: LSI・パッケージ・ボード間の設計検証におけるインターフェイスの共通化による開発期間の短縮化の取組み状況について
  • ナノ世代物理設計WG: ナノ世代における物理モデリング、今回は、配線ばらつきと信頼性モデルに関して
  • 半導体技術ロードマップ専門委員会(STRJ)傘下2WG: ITRS(国際半導体技術ロードマップ)から見た設計技術・EDA技術について

若手技術者からマネージャークラスの方々を対象に、広範囲な分野で最新の技術動向等を発表いたしますので、多数のご参加をお待ちしております。

システム・デザイン・フォーラム2011 開催概要

日時:2011年11月17日 13:00-15:00
会場:パシフィコ横浜内アネックスホール

プログラム

  1. EDA技術専門委員会委員長挨拶
    (委員長:今井 浩史氏(東芝))
  2. EDA標準化の状況と今後の見通し
    〜設計言語だけではなく、設計手法も標準化する時代に!〜
    (標準化担当:小島 智氏(NECシステムテクノロジー))
  3. LSI・パッケージ・ボード相互設計におけるインターフェイスの共通仕様化
    〜設計・検証フォーマットの共通化で全体最適化と開発時間短縮化〜
    (LSI・パッケージ・ボード相互設計WG委員:楠本 学氏(NEC))
  4. ナノ世代における物理設計モデリングとは
    〜配線ばらつきと信頼性モデル〜
    (ナノ世代物理設計WG主査:田中 正和氏(パナソニック))
  5. ITRS(国際半導体技術ロードマップ)の紹介(その1)
    〜LSI設計技術のロードマップ(課題と解決策)〜
    (STRJ WG1主査:中山 勝敏氏(ルネサスエレクトロニクス))
  6. ITRS(国際半導体技術ロードマップ)の紹介(その2)
    〜ITRSから見るSoCテストの課題とシステム設計への要望〜
    (STRJ WG2主査:小林 拓也氏(パナソニック))
半導体模倣品に対する注意のお願い F-GHG測定・管理ガイドライン DFM(design for manufacturability:製造性考慮設計)用語集 DFM(design for manufacturability:製造性考慮設計)用語集 DFM(design for manufacturability:製造性考慮設計)用語集 新規追加版 よくわかる半導体 半導体の社会貢献 半導体ミニ辞典 半導体の大冒険 BCMへの取り組み