

日本の半導体R&Dコンソーシアムの将来展望

SIRIJ技術委員長
(株)日立製作所 半導体グループ 技師長

下東 勝博

目 次


1. 緒 言
2. 半導体産業の転換点
3. 競争と協調 — コンソーシア
4. コンソーシア — 米国と日本
5. 日本の半導体コンソーシアの現状と将来展望
6. 結 言

1. 緒言


2. 半導体産業の転換点

地域別半導体市場推移

出典：WSTS




半導体のGDP、電子機器に対する年次変化



(出典: Proc. IEEE, Vol.87, p.537, 1999)

Semiconductor Market Compared to Steel Production



世界の半導体と半導体応用 3 機器の売上高と利益率推移



— 半導体世界26社

— 携帯電話他

— PC

— WS、オフコン他


(出所: 矢野経済研究所)



半導体産業の転換点

新製品・新技術の
スピーディな開発

高コスト体質の
解消




```
graph TD; A[新製品・新技術のスピーディな開発] --> C[支出増／支出減相反施策の推進一過性ではない]; B[高コスト体質の解消] --> C;
```

支出増／支出減相反施策の推進
一過性ではない

3. 競争と協調 — コンソーシア

競争と協調の時代


— CO-OPETITION — A.M.Brandenburger and B.J.Nalebuff 1996



テクノネットワーク


過去

パフォーマンス



将来

パフォーマンス



テクノネットワーク

- ・ 官
- ・ 学
- ・ 関連業界

4. コンソーシア – 米国と日本

海外の半導体コンソーシアム

米国

1982 SRC 設立: 大学への共同研究委託

1987 SEMATECH 設立: 国が半分出資、当初はDRAM開発、途中で製造装置評価に変更
(1992 NTRS: 半導体技術ロードマップ開始、1998年より国際化: ITRSに)

＜日米の半導体シェアが逆転＞

2000 ISMT(International SEMATECH) 設立: 1996年頃よりSEMATECHに国の支援
無くなる。1998年より国際化の子会社設立、欧台韓が加入、その後一本化。プロセス開発。

1998 MARCO/FCRP 設立: SRCの子会社、基礎テーマで大学連合を形成。

欧州

1989 JESSI 設立: プロセス・アプリケーションまでの企業共同研究、1998年MEDEAに、
2001年MEDEA+になり続行。EUREKAプロジェクト。

1984 IMEC 設立: 地域の大学間研究センターが、欧州の半導体先端開発拠点に。
国際的にもオープン。


台湾

1974 ERSO 設立: 国の研究機関、ERSOよりUMC、TSMCなどのファンドリーを設立。

韓国


1983 COSAR 設立: 産官学による数次にわたる共同研究プロジェクト。

米国半導体産業における政府－大学－産業界の協力の仕組み




日本のテクノストラクチャー

VLSIプロジェクト(1975-1979)



国内半導体コンソーシアム・プロジェクトの推移



*(社)電子情報技術産業協会(JEITA)管轄

5. 日本の半導体コンソーシアの 現状と将来展望

日本の半導体産業の発展に向けて



先行技術開発

基盤研究

高効率
生産技術
ASET

SoC設計技術
高位設計技術
DR,IP開発
STARC

SoCプロセス
デバイス技術
65nm
Selete

HALCA-
PJ



あすか-PJ

基盤技術
原理実証
65-45nm




AIST

ASET

EUVA

MIRAI-
PJ

EUVL-
PJ



企業連携による
90nmプロセス



90nmDR&Library
STARC



SoC基盤技術
ASPLA

AS☆PLA-PJ

標準化技術開発




先端SoC研究
センター(仮称)
AIST



半導体コンソーシア(民間)体系図

関係協力組織



AS☆PLAプロジェクト (アスプラ)

- 目的**
- 1) 90nmノード対応SoC標準プラットフォームの構築**
 - ・90nm設計基準および製造プロセスの標準化, 共通Libなどの開発環境整備
 - ・90nmノード世代の設計手法の確立
 - 2) IP・SoCの試作・検証による設計資産蓄積と流通化**
 - ・IP検証シャトル便などの協同運用による設計資産蓄積と流通化推進
 - ・海外や大学などにも広く門戸を開き, デファクト化を推進

期間: 2002年 10月 ~ 2007年 9月

内容: 90nm対応 SoC設計プラットフォーム技術の確立

企画推進: (社)電子情報技術産業協会(JEITA) 半導体幹部会

研究開発組織: (株)先端SoC基盤技術開発(ASPLA): 相模原
(株)半導体理工学研究センター(STARC): 新横浜

費用: ASPLA 500億円／5年、 STARC 現在検討中 (2002.10現在)

人員: ASPLA 約120人、 STARC 現在検討中

プロジェクト あすか (Asuka)

目的 1) 先端SoC開発の共通基盤の構築

- ・半導体の最先端、共通基盤技術の研究開発を世界に先駆けて行う
- ・成果技術のデファクトスタンダード化を推進、SoC開発の共通インフラを提供

2) 最先端技術の「壁」の共同克服

- ・国研、大学との交流・連携し、半導体の基盤技術の確立と人材の育成
- ・関連業界、海外コンソーシアムなどとの相補的協力・連携

期間: 2001年 4月 ~ 2006年 3月

内容: 90~65nm SoC技術の確立

企画推進: (社)電子情報技術産業協会(JEITA) 半導体幹部会

研究開発組織: (株)半導体先端テクノロジーズ(Selete): つくば
(株)半導体理工学研究センター(STARC): 新横浜


費用: Selete 700億円/5年、 STARC 140億円/5年 (2001.4現在)

人員: Selete 約250人、 STARC 約100人



あすか

技術力評価アンケート結果 (STRJ)




設計技術、IP設計技術の分野では、日本のポジションは低下傾向

組立て、素材部品分野分野では、日本のポジションは高い

【2001年上期アンケート実施】

STRJ WS: March 3, 2003

設計環境マッピング




あすか設計技術開発の目的

(1) SoC設計力の徹底的な強化！


✧ SoC設計生産性の大幅向上


✧ SoC設計者の育成




(2) 大学におけるLSI研究支援と活性化

STARC／大学共同研究





あすかの研究体制と課題



あすか

6. 結 言

コンソーシアの将来展望　ーまとめー

1. 新時代のビジネスモデル
2. 守りから攻めへ
設計技術、故障解析、材料・部品
コンソーシアム特許
3. 「関係」　ー ネットワーク組織へ
官・学　ー システムハウス　ー 材料・装置
サービス・メンテナンス
4. 運営上の諸課題の粘り強い解決
インセンティブ　成果評価

あすかの心

「和」

「以和為貴……諧於論事 則事理自通 何事不成」
(「憲法十七條」 第一條)

「大和」