STRJワークショップ「半導体技術ロードマップ専門委員会」第一部 『ITRS 2003に見る今後のLSI技術の方向性』2004.3.4. ホテルフロラシオン青山



東京大学 工学系研究科 半導体MIRAIプロジェクト 新構造トランジスタ及び計測解析技術グループ

Work in Progress - Do not publish

内容

- サブ100nmCMOSの課題とチャネルエンジニアリングの必要性
- チャネル移動度向上技術
 ひずみSi、ひずみSOI CMOS
- 立体構造素子と極薄SOIチャネルの電気的性質
- バリスティック輸送下でのMOSFETの特性とチャネル構造による変調効果
- CMOSチャネルエンジニアリングの今後の方向性
- まとめ

Work in Progress - Do not publish

サブ100nmCMOSの課題と チャネルエンジニアリングの必要性

Work in Progress - Do not publish

スケーリングにおけるtrade-off 要因と物理限界

Sub 100 nm 世代のCMOSスケーリング 物理(材料・構造)限界による素子特性 trade-off 関係顕在化 スケーリングだけでは、トランジスタの全ての要求を満足できない状況





スケーリングに加え、トランジスタの用途に合わせたsomethingが必要 → 材料・構造の変更を伴う多様なデバイス・エンジニアリングの必要性 → デバイス進歩の非連続性 → 技術の適切な見極めが極めて重要





Work in Progress - Do not publish

List of (Column IV) High Mobility Channels applicable to MOSFETs

n-MOSFET (high electron mobility)

- strained Si on relaxed Si_{1-x}Ge_x virtual sub.
- pure Ge channel ?

(Ge \rightarrow problem in MOS interface \rightarrow high k / Ge MIS ?)

p-MOSFET (high hole mobility)

- strained Si on relaxed Si_{1-x}Ge_x virtual sub.
- strained Si_{1-x}Ge_x on Si sub.
 (Si_{1-x}Ge_x → buried channel → problems in C_g, SCE etc.)
- pure Ge channel ?
 - strained-Si channel for CMOS application (surface channel SiGe pMOS and pure Ge CMOS under new gate insulator technology)

Work in Progress - Do not publish

ITRSの駆動力算出に使われている Technology Booster Factors

ASIC HP (High Performance)版 (ITRS 2003 Edition)

テクノロジーノード(nm)	130	90	65	45	32	22
MOSFETゲート長 (nm)	65	37	25	18	13	9
Mobility Improve F.	1x	1.3x	2.0x	2.0x	2.0x	2.0x
Velocity Improve F.	1x	1x	1x	1.1x	1.1x	1.3x
Eeff reduction F.	1x	1x	1x	0.6x	0.5x	0.5x
Device Structure	Bulk	Bulk	Bulk	SOI	DG	DG

$$I_{dsat 0} = \frac{1}{2} \mu_{eff} C_{ox} el \frac{W}{L} V_{gt} V_{dsat}$$
$$V_{dsat} = \frac{1}{\frac{1}{L E_c} + \frac{1+d}{V_{gt}}} E_c = \frac{2v_{sat}}{\mu_{eff}}$$

$$\mu_{eff} = K_{mu} \cdot \mu_{eff\,0}$$

: mobility imp. F.

 $|v_{sat} = K_{Vs} \cdot v_{sat0}|$: velocity imp. F.



実際の特性は、移動度律速と速度飽 和律速の中間の特性を示す

- → 微細素子でも、移動度はまだ重要 な役割を果たす___
- おおよそ $I_{sat} \propto \sqrt{\mu}$ (at L_g of sub 100 nm) Work in Progress - Do not publish

% Mobility Shift Velocity vs. mobility shift for 45-nm NFET under applied uniaxial strain, $\delta v / \delta \mu = 0.45 - 0.50$

ひずみSiにおける飽和速度とソース端速度



- •(計算によれば)飽和速度そのものはひずみでは殆ど変化しない
- ・短チャネル素子のソース端速度は、移動度とエネルギー緩和時間(てw)が増大すれば、向上する(非定常輸送効果)
- ・ソース端でのキャリア散乱を抑制して、速度オーバーシュート(擬 バリスティック輸送)効果を利用することで、ソース端速度(オン電 w流)の向点が可能ublish
 STRJ WS: March 4, 2004, WG6

チャネル移動度向上技術 - ひずみSi、ひずみSOI CMOS

Work in Progress - Do not publish

緩和SiGe層を基板にもつひずみSi MOSFET

バルク構造



J. Welser et al., IEDM(1992) 1000 Work in Progress - Do not publish





Mizuno et al., IEDM(1999)934 Mizuno et al., EDL-21(2000)230 Takagi, IJHSES-10(2000)155 Takagi, IEICE, E85-C(2002)1064

Influence of Strain on Conduction and Valence Band Structures



Methods for Preparing Strained-Si Layers

- Bulk relaxed SiGe buffer technology
 - SiGe graded buffer technique
 - other techniques (low temperature buffer, SiGe buffer including damaged layer etc.)
- Relaxed SiGe-On-Insulator (SGOI) technology
 - Wafer bonding
 - Thermal melting of SiGe/SOI
 - SIMOX for SiGe/Si substrates
 - Ge condensation due to oxidation
- Single-layer strained-SOI technology
 - Wafer bonding
- Other technologies
 - Use stressors (STI, capping layer(s), SiGe S/D, silicides, poly-Si gate etc.)

Work in Progress - Do not publish

バルクひずみSi基板を用いたCMOS集積化技術





Work in Progress - Do not publish

200 mm strained SOI wafer



Ge condensation for SiGe/SOI + regrowth of strained Si

- $T_{\text{Strained Si}}/T_{\text{SGOI}} = 25$ nm/90 nm
- effective Ge content: 21%

Work in Progress - Do not publish

Variation in strain

- Uniform in wafer scale
- Void free

外部印加ひずみを利用したひずみSi MOSFET



SiGe S/Dに よる圧縮ひず みを印加した pMOS (Intel, IEDM02, 03)





ひずみSi単層 の貼り合わせ ひずみSOI MOSFET (IBM, Princeton, 03)

STI、capping layer, silicideなどからの応力制 御によるひずみ印加(日 立(IEDM01)、三菱(02)、 富士通、Intel, TSMC, AMD, IBM (IEDM03)

Work in Progress - Do not publish

Application of Strained-Si FET into 90 nm TN (Intel)

- (S. Thompson et al., IEDM2002, p. 61, T. Ghani et al., IEDM2003, p. 978)
- high hole mobility enhancement of 50 % even in high $\rm E_{eff}$ at 17% of Ge content
- 20 % Ion improvement for both nMOS and pMOS
- pMOS compressive strain due to SiGe S/D
- nMOS tensile strain due to SiN films



nMOS

SiGe



Work in Progress - Do not publish

STRJ WS: March 4, 2004, WG6

Strained-Si Directly-On-Insulator MOSFET

(K. Rim et al., IEDM (2003) p. 49)

- Fabrication of bonded single strained-SOI sub. by smart cut
- Demonstration of n- and p-MOSFETs with L_q of 60 nm



Work in Progress - Do not publish

STRJ WS: March 4, 2004, WG6



Work in Progress - Do not publish

立体ゲート構造MOSFET Current-Carrying z current Plane direction Bottom Gate Plane urrent Ton Ton Gate Gate Current Ton Gate Carrying Plane **Bottom Gate** directio Bottom Gate Silicon Wafer Silicon Wafer Silicon Wafer (a) Planar (b) Vertical pillar (c) Vertical Si fin SiGe gate nitride Source Material Key poly-SiGr poly-SiGe axide oxide gate spacer Gate Gate p-type x-S SOURC n' x-Si channel drain source n' poly gate oxide buried oxide Drain PSG axid oxide nitride Silicon substrate SiGe gate top gate 100 nm **INCOME** Eard mas Poly Si Gale 1000 A Channel bottom gate drain source Orain 50 Wong et al, IEDM 1997 Hisamoto et al, IEDM 1998, Hergernrother et al, IEDM 1999 Huang et al, IEDM 1999 Lee et al. IEDM 1999

Work in Progress - Do not publish

短チャネル効果抑制のために必要なSOI膜厚



SOI膜厚超薄化によるサブ10nmMOSFET

B. Doris et al., IEDM2002, p. 267



Fig.17: SEM cross-section of ultra-thin silicon channel pFETs with 6nm and 12nm gate lengths





Fig.13: TEM cross section of a pFET with Lgate=14nm and T_{Si} =4.6nm





(K. Uchida, H. Watanabe, A. Kinoshita, J. Koga, T. Numata and S. Takagi, IEDM(2002) 47)



Work in Progress - Do not publish

Electrical Properties of sub-1 nm Extremely-thin SOI

(K. Uchida, J. Koga, and S. Takagi, IEDM (2003) p. 805)



薄膜SOI固有の新散乱機構~ 膜厚ゆらぎ散乱



Work in Progress - Do not publish



Work in Progress - Do not publish

STRJ WS: March 4, 2004, WG6

バリスティック輸送下でのMOSFETの 特性とチャネル構造による変調効果

Work in Progress - Do not publish

極微細MOSFETにおけるBallistic輸送の重要性



CMOSチャネル長の急速な短縮 チャネル中のキャリアの 平均自由工程に接近 Ballistic 輸送現象の支配

Ballistic Efficiency:

0.4 - 0.7 for L_g of 40-24 nm (Natori, SSDM2002, p.17) 0.4 - 0.5 for L_a of 50 nm (Antoniadis, VLSI Symp.2002, p.2)



Work in Progress - Do not publish

Ballistic極限 飽和電流はソース端のキャリ ア密度と注入速度で決定 チャネル長には依存しない 移動度はもはや意味がない STRJ WS: March 4, 2004, WG6

Ballistic MOSFETにおけるキャリアの注入速度



I-V curves under full ballistic transport



 Even under ballistic transport, SOI, strained Si, Ge, and GOI can provide higher current drive, because of higher injection velocity Ultra-thin GOI **MOSFET** is one of the most promising device structures beyond 45 nm TN



Work in Progress - Do not publish

Future New Channel Structure Families



Technology Node

Work in Progress - Do not publish

Strained-Si on nothing (SSON) Structure

Strained-Si on nothing
 (SSON) structure → applicable
 to DG strained-Si MOSFET
 Confirm strain of 90-40 % in
 SSON region by nano-ED
 (electron diffraction) method



relaxed SiGe



Hole Mobility in SiGe-On-Insulator p-MOSFET

- Strained-SiGe channel p-MOSFET ~ 2.3 time higher μ_{eff}
- Surface channel structure (SiO₂/SiGe interface) higher N_{ss}
- Fully-depleted operation (T_{SiGe} ~ 20 nm)



• Improvement and understanding of SiO₂/SiGe interface properties are important Work in Progress - Do not publish STRJ WS: March 4, 2004, WG6

High k / Ge MISFETs



C.-O. Chui et al., IEDM (2002) 437 A. Ritenour et al., IEDM (2003) 433

- high k / Ge MIS界面には、
 界面遷移層ができにくいと言う
 報告が有る
- •移動度の十分高い high k / Ge MISFETは、まだ実現され

ていない Work in Progress - Do not publish



STRJ WS: March 4, 2004, WG6

Dual channel CMOS using pure Ge pMOS



C.W. Leitz et al., MRS Proc. 686(2002)113 M.J. Lee et al., IEDM (2003) 429

• Very high hole mobility can be obtained for strained-SiGe p-MOSFETs with high Ge contents Work in Progress - Do not publish



GOI (Ge-On-Insulator) Structure fabricated by Ge Condensation Technique



まとめ

- サブ70nm世代の高性能CMOSを実現するためには、スケーリングに加えて、材料・構造の変更を伴う種々のチャネルエンジニアリングが必要となると予想される
- ひずみSiチャネルは、現行のSi MOSの工程を大きく変えずに、性能向上が図れる点で、near term での導入が期待できる。このため、現在、多様なひずみ印加方法が探索されている。ひずみSOI CMOSは、バルク基板上のひずみSi CMOS技術のもつ課題を解決できる可能性があり、更に次世代の素子として期待できる
 短チャネル効果抑制のためには、平面型・立体型問わず、極薄
- ・ 短りやネルが必要である一方、SOI膜厚ゆらぎによる移動度劣 化・ばらつき増大には十分留意が必要である
- 将来的には、高移動度チャネルと立体構造の両立が課題となる
- 極薄SOI、ひずみSi、GOIなどのチャネル構造のエンジニアリングは、バリスティックMOSFETにおいても有用であり、有効質量と状態密度の低減による注入速度の増大のため性能向上が図れる

本講演で紹介した研究結果の一部はNEDOにより委託され実施したものである

Work in Progress - Do not publish