

MOSFETの特性ばらつき予測と コンパクトモデルの役割

STRJ-Workshop

2007年3月8日

広島大学先端物質科学研究科:三浦道子

目次

I. ばらつき予測


- I-1. ばらつき分類
- I-2. ばらつき見積もり
- I-3. ばらつき予測

II. コンパクトモデルの役割

- II-1. コンパクトモデル
- II-2. コンパクトモデルの精度
- II-3. コンパクトモデルの可能性

I-1. ばらつきの分類


- Inter-Chip (Die)ばらつき: Systematic
- Intra-Chip (Die)ばらつき: Random ➡ Mismatch




K. A. Bowman et al., IEEE J. SSC, 37, 183, 2002.

Inter-Chipばらつき



装置



Wafer上のばらつき: In-Line測定からの抽出




デバイスレベルのばらつき



回路レベルのばらつき


| | ΔL | $\Delta N_{\text{sub},n}$ | $\Delta N_{\text{sub},p}$ | ΔT_{ox} |
|---|------------|---------------------------|---------------------------|------------------------|
| 1 | 2σ | 2σ | -2σ | 2σ |
| 2 | 2σ | 2σ | -2σ | -2σ |
| 3 | 2σ | -2σ | 2σ | 2σ |
| 4 | 2σ | -2σ | 2σ | -2σ |
| 5 | -2σ | 2σ | -2σ | 2σ |
| 6 | -2σ | 2σ | -2σ | -2σ |
| 7 | -2σ | -2σ | 2σ | 2σ |
| 8 | -2σ | -2σ | 2σ | -2σ |



O. Prigge et al., IEICE, E82-C, p. 9107, 1999.


Intra-Chipばらつき

不純物分布ばらつき



S. Toriyama et al., Proc. SISPAD, 23, 2005.


不純物ばらつきによって生じた電流ばらつき



Inter-Dieばらつき


Intra-Dieばらつき

Process Models



K. A. Bowman et al., IEEE J. SSC, 37, 183, 2002.

不十分な特性(critical path)が回路全体の性能を損なう




(Ncp: Number of Critical Path)

性能ばらつきはInter-DieばらつきとIntra-Dieばらつきから決まる




Stochasticな考察

I-2. ばらつきの見積もり




MOSFETばらつきが支配的




H. Masuda et al., CICC, p. 593, 2005.

SystematicばらつきとRandomばらつきの分離


CMA 16×8 での周期ばらつき[%]



システム成分(4次多項式近似) [%]




ランダム成分(近似残差) [%]



増田弘生、STARC設計技術開発の5年間

4次のpolynomial function近似


回路を用いた抽出: Cascode-Current Source




Function: to provide a constant current I_{out} , which is proportional to the given current I_{in} and independent of V_{out} .

$I_{in}=10\text{nA}$: technology variationが顕著
resistanceなどの効果が抑圧



D. Miyawaki et al., APS-DAC, p. 39, 2001.



I_{out} のばらつきはN3とN4のmismatchが原因



N3 is fixed and N4 is varied.



I_{out} のばらつきを用いて ΔV_g のMismatchを見積もることができる

簡単な見積もり方法

V_{in} のばらつきはN1とN3のばらつきの和が原因





$V_{in}/2$: Inter-Dieばらつきと仮定


$V_{gs,10nA}$: 単体MOSFETのInter-Dieばらつき

$L_{gate}=2.1\mu m$


$L_{gate}=0.6\mu m$



Differential-Amplifier-Stage with Feed-back Coupling




Function: to amplify V_{in} to V_{out} .



チャネル幅によってHysteresisが現れる


S. Matsumoto et al., CICC, p. 357, 2001.

4個のトランジスタ全部が同じように変化する場合





Inter-Dieばらつき


4個のトランジスタが別々に変化する場合



Intra-Dieばらつき



Inter-Dieばらつき抽出



Intra-Dieばらつき抽出

ばらつき見積もり結果

Cascode-Current Source

| | ΔN_{sub} | $\Delta L_{\text{gate}}/0.6\mu\text{m}$ |
|-------|-------------------------|---|
| Inter | 7% | 6.7% |
| Intra | 1% | 3.8% |

Differential-Amplifier-Stage with Feed-Back-Coupling

| | ΔN_{sub} | $\Delta L_{\text{gate}}/0.6\mu\text{m}$ |
|-------|-------------------------|---|
| Inter | 5.9% | 6.2% |
| Intra | 2.3% | 3.2% |

I-3. ばらつき予測

1. Process Model

➤ Inter-Chipばらつき

温度分布

濃度分布

プラズマ分布


➤ Intra-Chipばらつき

濃度ばらつき

欠陥分布 (1/fノイズ)


Layout依存性

2. Stochastic Model





1/fノイズ特性

1/fノイズの起源



Statistics on a Wafer





Homogeneous Distribution

1/fノイズ特性からのずれ

$L_g=0.13\mu\text{m}$ (nMOSFET)

Saturation Condition



目次

I. ばらつき予測

- I-1. ばらつき分類
- I-2. ばらつき見積もり
- I-3. ばらつき予測

II. コンパクトモデルの役割


- II-1. コンパクトモデル
- II-2. コンパクトモデルの精度
- II-3. コンパクトモデルの可能性

II-1. コンパクトモデル



- 回路モデルはデバイスと集積回路をつなぐ要
- 回路モデルの精度が回路予測精度を決定

代表的なモデル



デバイスの基本方程式

-Poisson: $\nabla^2 \phi = -\frac{q}{\epsilon_{\text{Si}}} (N_D - N_A + p - n)$

$$n = n_i \exp \frac{q(\phi - \phi_n)}{kT}$$

$$p = n_i \exp \frac{q(\phi_p - \phi)}{kT}$$


-Current Density: $j_n = q\mu_n n \frac{\phi}{y} + qD_n \nabla n$

$$j_p = q\mu_p p \frac{\phi}{y} - qD_p \nabla p$$


-Continuity: $I(t) = I_0(t) + \frac{dQ}{dt}$
(solved by circuit simulator)

-Quantum Mechanical Effect

-Ballistic Effect




表面ポテンシャル




II-2. コンパクトモデルの精度

表面ポテンシャルの比較




45nmノードにおける電流の再現性








微分値の再現性

$$W_g/L_g=2\mu\text{m}/40\text{nm}$$




ポケット注入の場合




II-3. コンパクトモデルの可能性

モデルパラメタの予測性




RF特性の予測性


1/f Noise



Thermal Noise



Harmonic Distortion



- No model parameters are required.
- Features are determined only by I - V characteristics.





Electrostatic effect is still dominating.



Surface potential is important.

IP3 Prediction


キャリアの遅延効果



Y. Takeda et al., CICC, p. 827, 2005.

D. Navarro et al., IEEE MWC Lett., p. 125, 2006.

基板濃度Nsubを振ったwaferの特性予測



I_{on} は基本的には V_{th} に支配されている

プロセスばらつきモデルがあればデバイス特性のばらつき予測可能

まとめ

- Intra-Chipばらつきの増大
- Intra-Chipばらつきの原因
 - 不純物分布
 - 欠陥分布
 - Layout依存性
- 各種ばらつきモデルの構築が必須
- Stochasticモデルの構築も大事
 - Inter- & Intra-Chipばらつきの考慮
 - 回路ではばらつきが抑制
 - クリティカルパスの影響