WG4(配線)活動報告 More Moore~微細化の深耕~と More than Mooreへの展開

2009.3.6 WG4主査(株)東芝



A STREET STREET STREET STREET



報告内容

[1] はじめに

WG4(配線)のメンバー構成 08年度活動方針と会議開催実績 重点取り組み内容

[2] More Moore~微細化の深耕~ Cu/Low-k配線プロセスの現状と課題 ITRS2008改訂

Low-k:導入実績(計画)を考慮したBulk k値レンジの縮小 Jmax:IM配線の平均電流密度計算モデルパラメータの見直し コンタクト抵抗:定義の明確化とFEPとの切り分け 究極Low-k(Air-Gap)技術の最新動向と実用化課題 Post-Cu(CNT)技術の最新動向と実用化課題

[3] More than Mooreへの展開 Difficult Challengesの位置付け 3DI/TSV:実装WGとの棲み分け(境界領域の明確化)

[4] 08年度の活動実績まとめと09年度の活動方針

WG4(配線)のメンバー構成



<リーダ>:柴田英毅(株)東芝 <サブリーダ>:青井信雄パナソニック(株) <国際委員>:山崎治シャープ(株) 天川修平東京工業大学 <幹事>:今井正芳大日本スクリーン製造(株)

く委員>

<特別委員>

廣井政幸	NECエレクトロニクス(株)	上野和良	芝浦工業大学
中村友二	FML(株)	辻村学	(株)荏原製作所
伴功二	(株)ルネサステクノロジ	徳重克彦	(株)荏原製作所
五十嵐泰史	OKIセミコンダクタ(株)	門倉好之	(株)アルバック
山下富生	三洋半導体(株)	大内明	東京エレクトロン(株)
金村龍一	ソニー(株)	西村栄一	東京エレクトロン(株)
		嘉田守宏	超先端電子技術開 発機 構

野口純司 (株)日立製作所

2008年度WG4(配線)の活動方針と会議開催実績 SIRD

<2008年度活動方針>

- ・Low-k技術の導入実績や今後の計画を考慮して現実的かつ合理的なLow-kロードマップの見直しを行う
- ・周波数鈍化を受けて改訂したJmax指標について、そのモデルをより現実的なものに見直し、最適化を図る
- ・ロジックデバイス向けコンタクト抵抗の定義をFEP(WG3)との議論を通して明確化するとともに、ITRS2009に向けて 配線WGとしての要求スペックの議論を始める
- ・TSV技術のロードマップ作成に向け、実装(WG7)との議論を通して配線WGがカバーすべき領域の明確化を行う

日程	開催会議名、報告/議論内容	Jmax Rc		3D-XTWG
4/3~4	ITRS-Spring Meeting @Koenigswinter			
4/18	WG4委員会①:欧州会議と08年度活動方針決定			現状把握
5/23	WG4委員会②:IITC会議準備	WG4 案決定		取り組み案確認
				技術・アプリ抽出着手
6/1	ITRS-IITC 会議 @Burlingame	ITRS 配線 W	G 内で合意	
6/12	WG7(実装)との「3DI/TSV技術交流会」			配線/実装境界領域案提示
7/4	WG4委員会③:IITC報告とSF会議準備	STRJ 他 W	G に確認	WG4 案議論
7/14~16	ITRS-Summer Meeting @San Francisco	ITRS 他 WG と合意		
		設計, ERM	PIDS, FEP	
8/8	WG4委員会④:SF会議報告	残件,	讨応	要素技術・アプリ抽出
8/M	ITRS2008 原稿確認	決定		
8/25	ITRS2008年版改訂表提出	提出	Ц	
10/31	WG4委員会⑤:STRJ-Workshop準備開始			
11/18	WG4委員会⑥:Workshop準備、Seoul会議準備			要求仕様抽出
12/7~9	ITRS-Winter Meeting @Seoul			
1/23	WG4委員会⑦:Seoul報告、Workshop準備			まとめ
3/6	WG4委員会⑧:Workshop報告、欧州会議準備			
3/19-20	ITRS-Spring Meeting @Brussels			





	<i>構造/DR</i>	Cu	Low-k	その他
2001	グローバル配線 逆スケーリング			
2002		電子散乱効果 電流密度Jmax		ボイド・ポア計測
2003	配線層数	電子散乱効果 電流密度Jmax	k 値 (大幅改訂)	
2004		電子散乱効果 電流密度Jmax	k 値 (色分け修正)	Low-k機械強度
2005	配線ピッチ (Commercial Nodeの 情に合わせて改訂)	_実 電子散乱効果 電流密度Jmax	k 値 (実効値の構造依存)	Low-k機械強度
2006			k値 (表示法)	消費電力
2007		電流密度Jmax (周波数鈍化反映)	k値 (Low-k化鈍化反映) (拡散防止膜のk値導入)	3D配線
2008		電流密度Jmax (パラメータの見直し)	k値 (k値レンジ縮小)	コンタクト抵抗 3D配線/TSV Post-Cu/Low-k

信号遅延や信頼性の問題を「配線構造/DR」、「配線抵抗」、「配線容量」、「電流密度」の 4つの観点から捉え、継続的に議論してきた。※青字は、STRJ独自の取組み

LSIの高集積化・高性能化を支える薄膜・微細多層配線技術 STR



STRJ WS: March 6, 2009, WG4 Interconnect

6





依田、ISTF2007ウエーハプロセスセッション「多層配線技術」資料を参考に柴田改訂

STRJ WS: March 6, 2009, WG4 Interconnect **7**

STRJ

32nm世代以降のCu/Low-k配線プロセスの課題

[1] <u>Cu配線技術</u>

- ●下層(Local配線, Intermediate配線)向け微細・薄膜Cu-DD配線形成の ためのTrench/Via内へのVoid-less BM/Cu埋め込み困難度の増大
- 微細化・薄膜化に伴う結晶粒界/界面での電子散乱による電気抵抗の上昇
- 微細化に伴うEM/SIV/TDDB信頼性の低下と改善困難度の増大

[2] <u>Low-k技術</u>

- Low-k(k<2.4)材料の多孔質化(Porous)に伴う機械強度・プラズマダメージ 耐性の低下(容量増大、配線間リーク増大、信頼性の低下)
- DD微細加工の難易度増大(配線/Via加工形状及びCD制御性の低下)
- keff低減のためのLow-k Direct-CMPによるk値上昇、Water Mark発生、 異常研磨、配線間リーク増大



ITRS Low-kロードマップの変遷(1999~2008年度) STRJ



Low-k Trend from Conference Papers (2003-2008 IITC, IEDM, VL, AMC)



実際の導入実績(計画)から見たLow-k技術の開発状況 SIRD

90 nm	65 nm	<u>45 nm</u>	32nm
CVD SiOC DD	CVD SiOC DD	→ CVD SiOC DD	→ CVD SiOC DD
(k=3.0)	(k=3.0)	(k=2.8)	(k=2.6)
CVD SiOC DD	CVD SiOC DD	CVD SiOC DD	→ CVD SiOC DD
(k=3.0)	(k=3.0)	(k=2.5-2.75)?	(k=2.2-2.4)?
CVD SiOC DD	CVD SiOC DD	CVD SiOC DD	→ CVD SiOC DD
(k=3.0)	(k=3.0)	(k=2.5)	(k=2.4)
CVD SiOC DD	CVD SiOC DD	CVD SiOC DD	→ CVD SiOC DD
(k=3.0)	(k=3.0)	(k=2.8)	(k=2.6)
CVD SiOC DD	CVD SiOC DD	→ CVD SiOC DD	← CVD SiOC DD
(k=3.0) →	(k=3.0)	(k=2.75)	(k=2.4)

学会発表に比べて実際の量産展開実績や計画は1世代程度遅れているが、 Low-k材料の有力候補が絞られてきているために、 デバイスメーカー間のk値ばらつきも0.1程度小さくなって来ている

ITRS2008 Low-k Roadmap Update (Final Version) SIRD

			Near-ter	m										
	Year of Production		2008		2009		2010		2011		2012		2013	
Was	Interlevel metal insulator – effective dielectric constant (κ)		2.7-3.0)	2.5-2.8 2.5-2.8		2.8	2.5-2.8		2	.1-2.4	2.1-2.4		
ls	Interlevel metal insulator – effective dielectric constant (κ)			2.9-3.3	,	2.6-2.9	9	2.6-2.9		2.6-2.9		2	.4-2.8	2.4-2.8
Was	Interlevel metal insulator $-$ bulk dielectric constant (κ)			2.3-2.7		2.1-2.4	4	2.1-2.4		2.1-2.4		1	.8-2.1	1.8-2.1
ls	Interlevel metal insulator $-$ bulk dielectric constant (κ)			2.5- <u>2.8</u>		2.3 <u>-2.</u>	6	2.3-	2.6	2.3	<u>8-2.6</u>	2	.1- <u>2.4</u>	2.1- <u>2.4</u>
As Is	Copper diffusion barrier and etch-stopper - bulk dielectric constant (κ)		4.0-4.5	;	3.5-4.0	D	3.5-4.0		3.5-4.0		3	.0-3.5	3.0-3.5	
	Long-term													
	2014	2015	2016	2017	2	2018	201	9	20.	20	2021		2022	2023
	2.1-2.4	1.9-2.2	1.9-2.2	1.9-2.2	1.	6-1.9	1.6-	1.9	1.6-	·1.9	/			
	2.4-2.8 2.1-2.5 2.1-2.5 1.8-2.1 1.6-1.9 1.6-1.9 2.1-2.4 1.9-2.2 1.9-2.2		2.1-2.5	2.	.0-2.3 2 0-2.		20-2.3 2.0-2.3 1.4-1.7 1.4-1.7		·2.3	1.3 1.7 2.0 .7		1.7-2.0	1.7-2.0	
			1.6-1.9	1.4-1.7		1.4-			-1.7					
			1.9-2.2	1.	7- <u>2.0</u>	1.7	2.0	1.7-	<u>2.0</u>	1.5- <u>1.8</u>		1.5 <u>-1.8</u>	1.5- <u>1.8</u>	
	3.0-3.5	2.6-3.0	2.6-3.0	2.6-3.0	2.	4-2.6	2.4-	2.6	2.4	-2.6	2.1-2.4		2.1-2.4	2.1-2.4

Change maximum bulk k value from 2.9 to 2.8 corresponding to 45nm actual introduction in manufacturing of low-k material.

 $2.5-2.9 \rightarrow 2.5-2.8 @2007-2008$

Beyond 2009, decrease maximum bulk k value by 0.1. 2.3-2.7 \rightarrow 2.3-2.6 @2009-2011 $2.1-2.5 \rightarrow 2.1-2.4 @2012-2014$ $1.9-2.3 \rightarrow 1.9-2.2 @2015-2017$ → 1.7-2.0 @2018-2020 1.7-2.1 $1.5-1.9 \rightarrow 1.5-1.8 @2021-2023$

Bulk k Value Update for ITRS2008 (Realistic Case) STR



STRJ WS: March 6, 2009, WG4 Interconnect

14

ITRS2008 Low-k Roadmap Update (Final Version)



Year of 1st Shipment

◎ 実際のLow-k材料の量産展開実績(及び計画)から、Max. Bulk k値を0.1低下させたが、 keffの計算結果には影響なし→結果的にLow-k ロードマップは2007年度と変化なし

ITRS2008 IM 配線最大電流密度(Jmax) Update



「EM Crisis」~微細化(32nm世代以降)によるEM寿命の低下





- 電流密度一定でも界面拡散の影響増大により配線幅とともにEM寿命が低下 (Yokogawa et. al., 2004 Stress Workshop)
- 微細化とともにCu-D.B界面の割合が増加し、故障に達するボイド体積の減少によりEM寿 命が低下(C-K. Hu et. Al., 2006 Microelectronics Reliability)
- Low-k膜では弾性率が低下するためにBack-flow効果が減少し、Drift速度が増加しEM寿 命低下 $(v_d = v_{EM} + v_{BF} = \mu (Z^*e \rho j - \Omega \cdot \Delta \sigma / L)$ 微細化とともに粒構造も微細化し、粒界拡散の影響が増加してEM寿命が低下

EMR (Electro-Migration Resistance) ブースター候補 STRD



配線抵抗上昇の抑制とEM信頼性の改善を両立できる EMRブースタープロセスとしては、CoWP-Capが最有力であるが、最近ではSi 拡散やAI添加による抵抗上昇を抑制できるプロセスも活発に検討されており、 2009年度ITRS改訂に向けてEMRブースターの検討を行っていく

Yokogawa et. Al. IEEE Trans on ED. 2008を基に柴田加筆



- ⇒ ロジックデバイスのコンタクト抵抗の定義は、FEPとの議論の結果、 Silicide/Si界面以下をFEP、PMD工程以降(BMを含めたプラグ部分)を配 線WGの領域とすることで合意
- ⇒ PIDS(及びFEP)から、全寄生抵抗(Rtotal)の3%をコンタクト抵抗として許容する提示を受ける。2009年度は、PIDSからの抵抗スペックの提示を受けて、Wコンタクトの適用限界と代替(Cu、Ru、Co etc.)技術の可能性検討を行う



FEP: Below Metal, including the interface of metal (silicide) and silicon Interconnects: Above the interface between metal (silicide) and silicon

学会発表に見るAir-Gap技術動向(2006-2008 IEDM, VLSI, IITC, AMC) SIRD



	32 nm(keff≦2.5) 22 nm(keff≦2.2) 15 nm (keff<2.0)	工程数 増加	機械強度 低下	BL対応
NXP	TDP , HM:SiOC Removing SiO2 of hybrid(SiO2/PAr) by HF Vapor	Δ	×	0
Philips	CoWP mask & TDP(400C 1h N2) HM:CDO,TDP	Δ	×	0
Infineon	Etch & selective ozone TEOS on TEOS depo. MS&Cu barrier:SiN	×	× (litho added : O)	× (litho added :O)
IBM	Keff 35%↓ M1:No-air gap (because of short wire) M2-M4:Self-assembly scheme, O2 plasma & dil.HF M5-M10:Optical scheme	×	0	0
Panasonic	Etch & SiOC etching using CoWP Mask SiOC:k=3.0? Keff=1.9 @65nm DR	×	× (litho added :O)	× (litho added : O)
Hitachi	CF4 etching No air-gap at via to avoid miss-alighnment issue	×	× (litho added : ()	× (litho added :O)

世界中で多くのAir-Gap形成方法が活発に検討されているが、 工程数増加や、機械強度の低下、Borderless対応不可(合わせズレによるCu埋め込み不可)など これらを両立できる実用性が高い方式の提案がないのが現状である

SINJ WS. MUTCH 0, 2007, WOT INCLUMEL

学会発表に見るAir-Gap 配線技術の特徴





工程数増加が少なく、高機械強度、Layout制約の少ない Air-Gap配線技術の開発が必要

低コスト指向一括後抜きAir-Gap形成プロセスの概要 🛇





課題

N.Nakamura et al., IITC2008, pp.193-195

STRJ WS: March 6, 2009, WG4 Interconnect **22**

・Through Holeの封止技術開発

11層配線Chipを用いた一括後抜き6層Air-Gap同時形成と容量低減効果 STRL Gas抜き深穴形成



Carbon Nano-Tube (CNT) Technology



■ 電子散乱効果による極微細Cu配線における抵抗上昇
 ■ Cu配線の微細化によるEM信頼性劣化と改善限界(<1E7MA/cm2)
 ■ 微細Via付きCu配線のSM信頼性の劣化と改善限界



160nm Ø ViaへのCNT成長と電気特性(最新動向)







A.Kawabata et al., IITC2008,pp.237-239(2008)

160 nm

CNT-Via埋め込み/配線応用の実用化課題





ITRS2008改訂 (Difficult Challengeの位置付け) SIRD

More	More than Moore	
Geometrical Scaling 寸法の微細化	Equivalent Scaling 実効的微細化	で Functional Diversification 機能の多様化
Cu配線抵抗の 増大⇒ 高抵抗BMを 薄膜化の必要! + 配線間容量の 増加⇒ 更なるLow-κ化を! ↓ RC低減困難 消費電力増大	Post-Cu材料(CNT)で 低抵抗化と Cuでは実現不可能な EM高信頼化を! + グローバル配線には, 貫通電極(TSV)と 光配線で短距離化と 伝送限界打破を!	配線に機能を アドオン ↓ 受動素子 スイッチング素子 センサー・・・ ↓ ヘテロジニアス インテグレーションで 新たな機能を 1チップで!



記憶・画像処理・通信ネットワーク



N.Nakamura et al., IITC2008, pp.193-195

STRJ WS: March 6, 2009, WG4 Interconnect

28



- 微細化が進むSoCでは、配線抵抗や配線容量増大に起因した信号遅延と消費電力の増加が顕在化してきており、これらの対策としてSi貫通ビア(TSV)を活用した半導体チップの3次元集積化が有効である
- Si貫通ビアによる3次元接続法は、接続距離を 1/1000程度に短縮化できるだけでなく、超ワイドバス 化が可能であり、大容量・高速の信号伝送を可能に する
- 3次元集積化技術を用いてCMOS半導体デバイスと 他の機能デバイスとの3次元集積化を行えば、従来 にない多機能デバイスの実現が可能となる

TSVの微細化とウエハー薄膜化の動向







TSV寸法から見た実装WGとの棲み分け



TSV技術のロードマップ作成に向けた実装WGと棲み分けを議論(6/12)し、配線 側では、サイズの小さいTSVをターゲットに、Difficult ChallengeやPotential Solutionの観点から必要技術を抽出し、アプリケーションと要求仕様との関連付 け作業を進めていく。(下記テーブルは実装WGより提供)

目的・用途		アプリケ ミュ ヽ	代表的ビア形状					
		アノリケーション	直径	ピッチ	深さ			
18	WB の代替	75 µm	150 µm	100 µm				
ハッケージ技術		積層メモリ DRAM 積層(ex.DDR), FLASH 積層	25 µm	50 µm	50 µm			
	3 次元構造	Logic-SiP Logic-Memory, Logic-MCU-Memory RF-SiP	25 µm	50 µm	100 µm			
配線技術 (グローバル配線の代替)		MPU, SoC	<2.5 µm	<5 µm	>10 µm >50 µm			

ここが配線WGの狙う範囲.しかし、ITRS基準の量産には至らない・・・.

STRJ

Interconnect HDTSV Roadmap "enabling terabits/sec at picojoules"

- <u>The Interconnect perspective examples:</u>
 - High bandwidth/low energy interfaces between memory and logic
 - Heterogeneous integration with minimal parasitics (analog/digital, mixed substrate materials, etc)
 - "Re-architect" chip by placing macros (functional units) on multiple tiers (wafers) and connect using HDTSVs
- Model assumptions:
 - TSV diameter limited by silicon thickness and TSV Aspect Ratio:
 - Pitch limited by TSV diameter, misalignment tolerance, minimum pad spacing



Interconnect HDTSV Roadmap "enabling terabits/sec at picojoules"

・今年採用したのは、HDTSV Pitch=3.3µm(@2008年)
 ・TSV Pitchを×0.9/2年のペースで微細化
 ・ボンディング後にウエハー薄化してからTSV形成





<08年度活動実績>

- Low-k技術の導入実績(計画)を考慮してBulk k値のレンジを縮小したが、結果的には 07年度のLow-keff ロードマップと変化なし
- 07年度に周波数鈍化を受けて改訂したJmax指標について、そのモデルパラメータをより現実的なものに見直したが、07年度版と大きな変化なし
- ロジックデバイス向けコンタクト抵抗の定義をFEP(WG3)との議論を通して明確化 (→配線WGはPMD以降:BM含めたプラグ部分)
- TSV技術のロードマップ作成に向け、実装(WG7)との議論を通して配線WGがカバー すべき領域を明確化(→グローバル配線代替:Pitch<<5um)

<09年度に向けての活動方針>

- 「EM Crisis」(Jmaxだけでは表わせない配線信頼性の危機)を受けたEMRブースター プロセス検討
- ロジックデバイス向けコンタクト抵抗の設計WGからのスペック提示を受け、Wプラグの 適用限界と代替技術のPotential Solutionの洗い出し
- HDTSVの想定されるアプリケーションの抽出と要求仕様の明確化、Difficult ChallengesやPotential Solutionsの観点から必要技術の洗い出し
- More Moore(ex. Air-Gap, CNT)及びMore than Moore(ex. MEMS on CMOS)の 最新動向調査の継続