

# ITRS 2010年改訂版の概要

半導体技術ロードマップ専門委員会(STRJ) 委員長

石内秀美 (東芝)

本講演は、ITRSとSTRJでまとめた技術ロードマップについて説明したもので、ITRS参加企業・団体、JEITA会員企業の個別の製品や技術開発の方向について説明したものではありません。

# 主要略語一覧(アルファベット順)

- ERD: Emerging Research Devices 新探究デバイス
- ERM: Emerging Research Materials 新探究材料
- EUV: Extreme Ultra Violet
- FEP: Front End Process (ITRSの章の名前でもある)
- High-k: 高誘電率(比誘電率の記号としてkを使うことから)絶縁膜。MOSFET用のゲート絶縁膜
- ITRS: International Technology Roadmap for Semiconductors 国際半導体技術ロードマップ
- JEITA: 社団法人 電子情報技術産業協会 (Japan Electronics and Information Technology Industries Association)
- Low-k: 低誘電率(比誘電率の記号としてkを使うことから)絶縁膜。多層金属配線用絶縁膜
- M1: Metal-1 最下層(第1)の金属配線層
- MPU: Micro Processor Unit マイクロプロセッサ
- NTRS: National Technology Roadmap for Semiconductors 米国のSIAが編集した半導体技術ロードマップ
- PIDS: Process Integration, Devices and Structures (ITRSの章の名前)
- SIA: Semiconductor Industry Association 米国半導体工業会
- STRJ: Semiconductor Technology Roadmap committee of Japan 半導体技術ロードマップ専門委員会。JEITA半導体部会 半導体技術委員会 の専門委員会

# 内容

- ITRSの歴史
- STRJトピックス
  - STRJの組織構成
  - 4ワーキンググループ活動休止
- ITRS 2010改訂版と2011年版の見込み
  - 全般的なトレンド (OTRC: Overall Roadmap Technology Characteristics)
- まとめと参考文献

# 13th Anniversary of ITRS

<http://www.itrs.net>

1991

Micro Tech 2000  
Workshop Report

Europe

1992NTRS

1994NTRS

1997NTRS

Japan

Korea

Taiwan

USA

1998 ITRS  
Update

1999 ITRS

2000 ITRS  
Update

2001 ITRS

2002 ITRS  
Update

2003 ITRS

2004 ITRS  
Update

2005 ITRS

2006 ITRS  
Update

2007 ITRS

2008 ITRS  
Update

2009 ITRS

2010 ITRS  
Update

# STRJ, ITRSの歴史と現状

1990



Europe  
Japan  
Korea  
Taiwan  
USA  
**ITRS**

SIA Roadmap

1998  
Update1999  
ITRS2000  
Update2001  
ITRS2002  
Update2003  
ITRS2004  
Update2005  
ITRS2006  
Update2007  
ITRS2008  
Update2009  
ITRS2010  
Update

STRJ

タスクフォース、クロスカット活動

1998年発足

半導体産業・技術開発の経済性委員会

1999	2000	2001	2002	2003	2004	2005	2006	2007	2008	2009
STRJ報告										


# ITRS編集の基本的考え方

- ムーアの法則
  - 1チップ当たりの素子数(トランジスタ数)は1.5年から2年ごとに2倍になる
- ムーアの法則を維持するために何が必要か
  - 重要な技術課題を選定
  - それぞれの技術課題ごとに定量的な表を作成
  - 表を毎年更新
- More than Moore(多様化) と Beyond CMOS
- ITRSが与えた影響
  - 半導体業界(チップメーカー、装置メーカー、材料メーカー)、大学や公的研究機関、行政機関が技術のペースメーカーとして利用。


# ITRSの委員(地域別・所属別)

出典: ITRS 2005

2005 ITRS Members by Region



2005 ITRS Members by Affiliation



# ITRS 2009年版の章構成と、STRJのWG

1. Executive Summary	
2. System Drivers	WG1 設計
3. Design	WG1 設計
4. Test & Test Equipment	WG2 テスト
5. Process Integration, Devices & Structures	WG6 PIDS
6. RF and A/MS Technologies for Wireless Communications	WG6(SWG) RF
7. Emerging Research Devices	WG12 ERD
8. Emerging Research Materials	WG13 ERM
9. Front End Processes	WG3 フロントエンドプロセス
10. Lithography	WG5 リソグラフィ
11. Interconnect	WG4 配線
12. Factory Integration	WG8 ファクトリインテグレーション
13. Assembly & Packaging	WG7 実装
14. Environment, Safety & Health	WG9 ES&H
15. Yield Enhancement	WG11 歩留向上
16. Metrology	WG14 メトロロジ
17. Modeling & Simulation	WG10 モデリング/シミュレーション

# STRJの主な活動状況（1）

## (1) ITRS（国際半導体技術ロードマップ）活動：

- ITRSの作成を分担（奇数年は全面改訂、偶数年は主にTableのみを改訂）  
分担範囲は、WG毎に異なる。

## (2) 半導体技術ロードマップ専門委員会（STRJ）の独自活動

- ITRSの日本語訳の作成。STRJのホームページで公開。公開直後は、3～5万件/月のアクセス。過去分も、1万件/年程度のアクセスあり。
- STRJワークショップを毎年3月に開催。STRJの各ワーキンググループからの当該年度の活動報告。またメンバー企業の関心の高い分野に関して2～3件の特別講演。本年3月は、グラフェンとカーボンナノチューブの半導体集積回路への応用について、東京大学の鳥海教授、慶應大学の栗野教授の2件の予定。
- STRJ年度報告書の作成。昨年までは報告書用の文章を執筆していたが、今年度からSTRJのプレゼン資料をもって、年度報告書とする。STRJのホームページ上で、PWつきで公開。5000件/年程度のアクセス。

## STRJの主な活動状況 (2)

### (3) ITRS 国際会議とPublic Conferenceの開催

- 欧州会議：毎年4月にITRS国際会議を開催。場所は毎年異なる。
- 米国会議：毎年7月に米国サンフランシスコにてSEMICON WESTに合わせて、ITRS国際会議とPublic Conferenceを開催。
- アジア会議：毎年12月に、日本、韓国、台湾の回り持ちで、ITRS国際会議とPublic Conferenceを開催。昨年12月は日本(筑波)でITRS国際会議を、幕張メッセでSEMICON Japanに合わせてPublic Conferenceを開催。

### (4) STRJ の4WG ( ワーキンググループ) の活動休止

- STRJの予算削減に対応するため、下記の4WGの活動を、2010年4月から休止中。
  - WG8 FI (Factory Integration)
  - WG9 ES&H (Environment, Safety, and Health)
  - WG10 Modeling and Simulation
  - WG11 YE(歩留り向上)

(注) 2011年度の活動については、2011年3月にSTRJ推進委員会で協議予定。

# ITRS 2010改訂版と2011年版の編集の見込み

- ITRS 2010改訂版では、2009年版の表を改訂。
  - 本年は部分改訂の年にあたる。Excelのファイルとして提供。
  - 変更箇所をまとめた要約文書を作成
  - ITRS本文とは別にMore than Moore White Paperを公開済
- ITRS 2011年版の改訂見込み(最終版ではこれと異なる可能性があります)
  - MPUのM1ハーフピッチの1年前倒しを検討する。賛否両論があり、議論中。
  - DRAMのM1ハーフピッチの1年前倒しを検討する。DRAMセルサイズの $6F^2$ から $4F^2$ への移行時期は後ろ倒し。
  - NAND Flashメモリのpoly-Siゲートのハーフピッチの1年前倒しを検討する。メモリセルの多値化の関して、4bits/cell の導入を2019年まで延期。

# 微細化トレンド

出典: ITRS 2009 Exec. Summary Table B

<i>YEAR of Production</i>	2009	2010	2011	2012	2013	2014	2015	2016
<i>Flash Uncontacted Poly Si ½ Pitch (nm)</i>	38	32	28	25	23	20	18	15.9
<i>DRAM stagger-contacted Metal 1 (M1) ½ Pitch (nm)</i>	52	45	40	36	32	28	25	22.5
<i>MPU/ASIC stagger-contacted Metal 1 (M1) ½ Pitch (nm)</i>	54	45	38	32	27	24	21	18.9
<i>MPU Printed Gate Length (nm)</i>	47	41	35	31	28	25	22	19.8
<i>MPU Physical Gate Length (nm)</i>	29	27	24	22	20	18	17	15.3

<i>year of Production</i>	2017	2018	2019	2020	2021	2022	2023	2024
<i>Flash Uncontacted Poly Si ½ Pitch (nm)</i>	14.2	12.6	11.3	10.0	8.9	8.0	7.1	6.3
<i>DRAM stagger-contacted Metal 1 (M1) ½ Pitch (nm)</i>	20.0	17.9	15.9	14.2	12.6	11.3	10.0	8.9
<i>MPU/ASIC stagger-contacted Metal 1 (M1) ½ Pitch (nm)</i>	16.9	15.0	13.4	11.9	10.6	9.5	8.4	7.5
<i>MPU Printed Gate Length (nm)</i>	17.7	15.7	14.0	12.5	11.1	9.9	8.8	7.9
<i>MPU Physical Gate Length (nm)</i>	14.0	12.8	11.7	10.7	9.7	8.9	8.1	7.4

# 微細化トレンド (2009年版と2010年PIDS Survey)

出典: ITRS 2009 Exec. Summary Table B  
ITRS Public Conference, 2010

STRJ


<i>YEAR of Production</i>	2009	2010	2011	2012	2013	2014	2015	2016
<i>Flash Uncontacted Poly Si ½ Pitch (nm)</i>								
2009 Edition	38	32	28	25	23	20	18	15.9
<i>Flash Uncontacted Poly Si ½ Pitch (nm)</i>								
2010 PIDS Survey	N/A	26	24	22	20	19	18	16
<i>DRAM stagger-contacted Metal 1 (M1) ½ Pitch (nm)</i>								
2009 Edition	52	45	40	36	32	28	25	22.5
<i>DRAM stagger-contacted Metal 1 (M1) ½ Pitch (nm)</i>								
2010 PIDS Survey	N/A	42	36	31	28	25	24	21

<i>year of Production</i>	2017	2018	2019	2020	2021	2022	2023	2024
<i>Flash Uncontacted Poly Si ½ Pitch (nm)</i>								
2009 Edition	14.2	12.6	11.3	10.0	8.9	8.0	7.1	6.3
<i>Flash Uncontacted Poly Si ½ Pitch (nm)</i>								
2010 PIDS Survey	14	13	12	11	9	8	8	8
<i>DRAM stagger-contacted Metal 1 (M1) ½ Pitch (nm)</i>								
2009 Edition	20.0	17.9	15.9	14.2	12.6	11.3	10.0	8.9
<i>DRAM stagger-contacted Metal 1 (M1) ½ Pitch (nm)</i>								
2010 PIDS Survey	18	16	14	13	12	10	9	8

## 2010 ITRS Summary **Figure 2**

**Figure 2 ORTC Table 1 Graphical Trends (including overlay of PIDS update proposals for 2011 ITRS effort)**


### 2009 ITRS - Technology Trends



Source: 2009 ITRS - Executive Summary Fig 7a

2010 ITRS Summary **Figure 3**


Figure 3 ORTC Table 1 Graphical Trends (including overlay of 2009 industry logic "nodes" and ITRS trends for comparison)



## 2010 ITRS Summary **Figure 5a**

Figure 5a DRAM and Flash Memory Half Pitch Trends

### 2009 ITRS - Technology Trends



Source: 2009 ITRS - Executive Summary Fig 7a


**Work in Progress – Do Not Publish!**

Work in Progress - Do not publish

STRJ WS: March 4, 2011, IRC

## 2010 ITRS Summary **Figure 5b**


*Figure 5b MPU/high-performance ASIC Half Pitch and Gate Length Trends*



## 2010 ITRS Summary **Figure 6**

**Figure 6 2009 ITRS Product Function Size Trends:**


**MPU Logic Gate Size (4-transistor); Memory Cell Size [SRAM (6-transistor); Flash (SLC and MLC), and DRAM (transistor + capacitor)]**




# More Moore と More than Moore

- More Moore
  - Geometrical Scaling: 幾何学的(寸法の)スケーリング
  - Equivalent Scaling: 等価的(実効的)スケーリング
  - Design Equivalent Scaling: 設計による等価的微細化
- More than Moore
  - 必ずしも微細化のみによらない多様化
  - SiP(System in Package)技術による異種のチップの集積化
- Beyond CMOS
  - シリコンCMOS技術に代わる新技術

Figure 4 The Concept of Moore's Law and More




# Evolution of Extended CMOS




Source: ERD-WG/JEITA in Japan

# More than Moore の 例(概念図)




# Beyond CMOSの例: Graphene Electronics: Conventional & Non-conventional Conventional Devices




FET

Band gap engineered  
Graphene nanoribbons




Graphene quantum dot




(Manchester group)

## Nonconventional Devices



Graphene Veselago lens


Cheianov et al. *Science* (07)



Graphene Spintronics

Son et al. *Nature* (07)

P. Kim – Columbia U.

Graphene  
pseudospintronics:

Trauzettel et al. *Nature Phys.* (07)

# Nobel Prize in Physics 2010



Photo: Sergeom,  
Wikimedia Commons  
**Andre Geim**



Photo: University of Manchester,  
UK  
**Konstantin Novoselov**

The Nobel Prize in Physics 2010 was awarded jointly to Andre Geim and Konstantin Novoselov *"for groundbreaking experiments regarding the two-dimensional material graphene"*

Source: [http://nobelprize.org/nobel\\_prizes/physics/laureates/2010/](http://nobelprize.org/nobel_prizes/physics/laureates/2010/)

さらに詳しい資料については下記を参照願います

- ・ ITRSの公式ホームページ
  - <http://www.itrs.net/>
  - ITRS 2009 Edition, 2010 Updateはじめ、ITRSの最新情報
- ・ JEITAのロードマップのホームページ
  - <http://strj-jeita.elisasp.net/strj/index.htm>
  - ITRS 2009の日本語訳(過去の版の和訳もあり)
  - ITRSの過去の版(英文)へのリンク
  - STRJ(半導体技術ロードマップ専門委員会)の活動情報